瞬态电压抑制器装置制造方法及图纸

本发明专利技术涉及一种瞬态电压抑制器装置，包括多个输入输出接脚、多个接地接脚以及基板。基板包括承载部以及多个区隔部。承载部用以承载一芯片，区隔部由承载部延伸而形成，且分别设置于各输入输出接脚及各接地接脚间。芯片分别电性连接输入输出接脚及接地接脚，且区隔部与输入输出接脚及接地接脚电性绝缘。本发明专利技术可降低输入输出接脚与接地接脚间的等效电容的电容值。

【技术实现步骤摘要】
瞬态电压抑制器装置
本专利技术涉及一种瞬态电压抑制器，尤其涉及一种瞬态电压抑制器装置。
技术介绍
请参照图1，图1示出现有技术的芯片封装结构图。封装结构100用以封装芯片110，芯片110例如为瞬态电压抑制(TransientVoltageSuppressors,TVS)芯片。封装结构100包括多个接地接脚GP以及多个输入输出接脚IO1～IO4。芯片110上具有多个焊垫，并分别通过打线连接至接地接脚GP以及输入输出接脚IO1～IO4。为节省封装成本，现有技术的封装结构100中接地接脚GP与导线架111一体化，以节省芯片110与接地接脚GP间打线的数量。在现有的封装结构100中，各个输入输出接脚IO1～IO4与相邻的接地接脚GP间会产生多个寄生电容。以输入输出接脚IO3为范例，输入输出接脚IO3与相邻的接地接脚GP间产生多个寄生电容C1～C3。寄生电容C1～C3并联耦接于输入输出接脚IO3以及接地接脚GP间。输入输出接脚IO3以及接地接脚GP间因为寄生电容的效应，会产生不可忽略的等效电容值。如此一来输入输出接脚IO3所接收的信号可能会受寄生电容C1～C3影响而失真，降低信号传输的质量。本文档来自技高网...

【技术保护点】
一种瞬态电压抑制器装置，其特征在于，所述瞬态电压抑制器装置包括：多个输入输出接脚；多个接地接脚；以及基板，包括：承载部，承载芯片；及多个区隔部，由所述承载部延伸而形成，且分别设置于各所述输入输出接脚及各所述接地接脚间，其中所述芯片分别电性连接所述多个输入输出接脚及所述多个接地接脚，且所述多个区隔部与所述多个输入输出接脚及所述多个接地接脚电性绝缘。

【技术特征摘要】
2016.10.19 TW 1051336261.一种瞬态电压抑制器装置，其特征在于，所述瞬态电压抑制器装置包括：多个输入输出接脚；多个接地接脚；以及基板，包括：承载部，承载芯片；及多个区隔部，由所述承载部延伸而形成，且分别设置于各所述输入输出接脚及各所述接地接脚间，其中所述芯片分别电性连接所述多个输入输出接脚及所述多个接地接脚，且所述多个区隔部与所述多个输入输出接脚及所述多个接地接脚电性绝缘。2.根据权利要求1所述的瞬态电压抑制器装置，其特...

【专利技术属性】
技术研发人员：陈志豪，
申请(专利权)人：力祥半导体股份有限公司，
类型：发明
国别省市：中国台湾,71