在场电介质上具有故障安全熔丝的IC制造技术

本发明专利技术涉及一种在场电介质上具有故障安全熔丝的IC。一种熔丝电路，其包含：衬底；顶部半导体层，其掺杂第一导电类型，所述顶部半导体层具有形成于其中的掺杂第二导电类型的包含阱触点的阱。场电介质层FOX处于所述半导体层上。熔丝处于所述阱内的所述FOX上，所述熔丝包含熔丝体，所述熔丝体包含具有第一熔丝触点及第二熔丝触点的导电材料。晶体管形成于所述半导体层中，所述晶体管包含具有CT触点的控制端子CT、具有FT触点的第一端子FT及具有ST触点的第二端子ST。耦合路径处于所述CT触点与阱触点之间，第一电阻器耦合于所述FT触点与CT触点之间，且耦合路径处于所述ST触点与所述第一熔丝触点之间。

【技术实现步骤摘要】
在场电介质上具有故障安全熔丝的IC
所揭示的实施例涉及半导体集成电路(IC)装置上的熔丝。
技术介绍
熔丝以各种工艺技术经实施用于多种不同半导体IC装置。举例来说，多晶硅熔丝可用于对存储器装置进行编程，所述存储器装置例如可编程只读存储器(PROM)、可编程逻辑阵列(PLA)及冗余存储器阵列。通常在这些存储器装置的制造期间形成熔丝阵列，所述熔丝阵列通常形成于厚度可为1μm或更多的场氧化物层上。PROM或PLA装置中的熔丝用于针对特定应用定制PROM或PLA装置。通过烧断(或熔断)所选择的存储器单元中的适当熔丝对PROM或PLA装置进行编程。结合冗余存储器阵列，熔丝用于以在相同制造过程期间制造于阵列中的备用替代存储器单元取代有缺陷的存储器单元。熔丝电路也可由模拟电路(例如，电阻器梯(电阻器修整网络))使用以调整电路的性能。在此情况中，熔丝允许通过凭借烧断电阻器梯中的一或多个熔断丝(link)调整电路无源参数进行微调。为熔断熔丝(其通常包括金属或多晶硅体(熔断丝)，其具有跨越所述熔断丝的相应触点)，利用一种电方法，其中跨越所述熔断丝施加电压，且因此电流以基于熔断丝材料的电阻的电流电平被驱动通过所述熔断丝。归因于电阻加热，所述熔断丝材料加热到超过其熔点，这引起导致在熔断丝中发生断裂的蒸发。已知多晶硅熔丝在编程期间烧断(断裂)所需要的电流比金属熔丝少。针对一些IC，用于放置熔丝的场氧化物的厚度的选择可能存在约束。针对一个实例，所使用的工艺可能仅具有较薄场氧化物层(例如，仅1,000A(＝0.1μm)的场氧化物(FOX))可用。在熔丝熔断期间损坏FOX层是一个问题，尤其对于最易受损坏影响的较薄FOX层来说，这是因为FOX层的破裂或其它物理损坏可由熔丝熔断期间发生的物理应力引起。FOX损坏可致使基于泄漏的IC可靠性降级，例如归因于熔丝触点通过熔丝下方的较薄FOX层短接到硅衬底(作为最坏情况下的问题)。
技术实现思路
此
技术实现思路
简要指示本专利技术的本质及实质。
技术实现思路
是在理解其将不用于解释或限制权利要求书的范围或意义的情况下提交的。所揭示的实施例认识到较薄电介质(例如，较薄场氧化物(FOX)层)上的常规熔丝的问题是：熔丝体在电熔丝熔断之后可致使一或两个熔丝触点通过受损的FOX层短接到熔丝下方的半导体(例如，硅)。所揭示的熔丝电路将所述熔丝放置于处于阱(例如，所植入的槽区域)上方的FOX层上，且还包含耦合到被正常偏置的熔丝触点(有源熔丝触点)的晶体管，其中所述晶体管可为双极晶体管或金属氧化物半导体(MOS)晶体管。在MOS晶体管的情况中，所述阱被连接到MOS栅极，MOS源极可被连接到所述有源熔丝触点，且MOS漏极可经由第一电阻器(Hi-Z钳位电阻器)被连接到其栅极电极。所揭示的熔丝电路提供一种故障安全模式，其在熔丝体下方的FOX归因于熔丝熔断而损坏的情况中阻断来自熔丝的贯通电流以为包含利用电熔丝熔断的一或多个熔丝的IC提供较高可靠性IC。附图说明现将参考不一定按比例绘制的附图，其中：图1A是根据实例实施例的实例熔丝电路的横截面描绘，所述熔丝电路包括在熔丝熔断之前耦合到阱上方的FOX层上的熔丝的有源熔丝触点的MOS晶体管，且图1B展示根据实例实施例的熔丝熔断之后的熔丝电路。图2A是根据实例实施例的实例熔丝电路的横截面描绘，所述熔丝电路包括在熔丝熔断之前耦合到阱上方的FOX层上的熔丝的有源熔丝触点的双极晶体管，且图2B展示根据实例实施例的熔丝熔断之后的熔丝电路。具体实施方式参考图式描述实例实施例，其中相似的元件符号用于指定类似或等效元件。所说明的动作或事件的定序不应被认为具限制性，这是因为一些动作或事件可以不同顺序发生及/或与其它动作或事件同时发生。此外，可能无需所说明的一些动作或事件来实施根据本专利技术的方法。并且，如本文所使用的术语“耦合到”或“与……耦合”(及类似物)(无进一步限制)希望描述间接或直接电连接。因此，如果第一装置“耦合”到第二装置，那么连接可为通过在通路中仅存在寄生现象的直接电连接，或通过经由包含其它装置及连接的中介项的间接电连接。针对间接耦合，中介项通常不修改信号的信息但可调整其电流电平、电压电平及/或功率电平。图1A是根据实例实施例的实例集成电路(IC)150的横截面描绘，IC150包含功能电路180及所揭示的熔丝电路100，熔丝电路100包括在熔丝熔断之前耦合到被展示为在阱130(在图1A中被展示为n阱)上方的场氧化物(FOX)层115的场电介质层上的熔丝116、117、118的有源熔丝触点的MOS晶体管125，而图1B展示根据实例实施例的熔丝熔断之后的作为熔丝电路100’的熔丝电路。功能电路180是实现及执行IC150的所期望的功能性的集成电路，例如，数字IC(例如，数字信号处理器)、模拟IC(例如，放大器或功率转换器)或BiMOSIC的功能性。由IC150所提供的功能电路180的能力可在(例如)从简单的装置到复杂的装置的范围内变化。功能电路180内含有的特定功能性对所揭示的实施例并不重要。在每一IC上通常存在多个所揭示的熔丝电路100。在制造模拟IC(例如运算放大器(op-amp))中，基本构建块可能并不能如可期望那样准确地受制造过程控制，例如，电容器及电阻器可能具有错误的值，且MOS晶体管可能具有错误的增益设置。然而，模拟IC可能需要准确的电压参考、频率参考及经准确配比的元素或其它参数(例如，针对op-amp的低输入偏移电压(VIO))。为补偿此类模拟IC上的工艺可变性，模拟IC可在晶片探测期间利用模拟修整以在必要时设置电阻器值以用于电路的适当操作。典型的修整技术利用包括一系列串联耦合的电阻器(其各自与熔丝并联)的电阻器梯。可在此类模拟IC上使用所揭示的熔丝电路100作为熔丝。IC150包含掺杂第一导电类型的衬底105，衬底105包含：展示为p型层110的顶部半导体层(半导体层)，所述顶部半导体层掺杂所述第一导电类型；及阱130，其掺杂第二导电类型(经掺杂的n型)且被展示为形成于p型层110中的n阱130。阱130包含通常高度掺杂的阱触点130a，此处经n+掺杂。FOX层115处于p型层110上。熔丝116、117、118处于阱130内，阱130为熔丝提供“槽”。熔丝116、117、118包含熔丝体116，其通常包括导电材料带，所述导电材料带具有到熔丝体116的导电材料的第一熔丝触点117(例如，被描述为有源触点的金属触点)及到熔丝体116的与第一熔丝触点117分离的第二熔丝触点118(例如，被描述及展示为接地的金属触点)。第一熔丝触点117及第二熔丝触点118通常处于熔丝的相对侧上。第二熔丝触点118通常(例如)通过连接到IC150上的GND总线线路而内部接地，但第二熔丝触点118也可被连接到在IC150的操作期间外部接地的接合垫。MOS晶体管125邻近于熔丝116、117、118而形成于p型层110中及上。举例来说，MOS晶体管125通常与熔丝间隔大约10μm，但可相距更近，例如几μm远，或相距更远，例如高达100μm或更多，只要裸片面积允许此类间隔即可。MOS晶体管125可处于布局中而靠近熔丝或可经配置以环绕所述熔丝。MOS晶体管125包含：栅极电极121(例如，多晶硅)，其在栅极电本文档来自技高网...

【技术保护点】
一种熔丝电路，其包括：衬底，其包含掺杂第一导电类型的顶部半导体层(半导体层)，所述顶部半导体层具有掺杂与所述第一导电类型相反的第二导电类型的形成于所述半导体层中的阱，所述阱包含阱触点；场电介质层，其处于所述半导体层上；熔丝，其处于所述阱内的所述电介质层上，所述熔丝包含熔丝体，所述熔丝体包括导电材料带，所述导电材料带具有所述导电材料上的第一熔丝触点及所述导电材料上与所述第一熔丝触点分离的第二熔丝触点；晶体管，其在所述半导体层中邻近所述熔丝而形成，所述晶体管包含具有CT触点的控制端子CT及具有FT触点的第一端子FT及具有ST触点的第二端子ST；耦合路径，其处于所述CT触点与所述阱触点之间；第一电阻器，其耦合于所述FT触点与所述CT触点之间，及耦合路径，其处于所述ST触点与所述第一熔丝触点之间。

【技术特征摘要】
2015.12.18 US 14/974,8341.一种熔丝电路，其包括：衬底，其包含掺杂第一导电类型的顶部半导体层(半导体层)，所述顶部半导体层具有掺杂与所述第一导电类型相反的第二导电类型的形成于所述半导体层中的阱，所述阱包含阱触点；场电介质层，其处于所述半导体层上；熔丝，其处于所述阱内的所述电介质层上，所述熔丝包含熔丝体，所述熔丝体包括导电材料带，所述导电材料带具有所述导电材料上的第一熔丝触点及所述导电材料上与所述第一熔丝触点分离的第二熔丝触点；晶体管，其在所述半导体层中邻近所述熔丝而形成，所述晶体管包含具有CT触点的控制端子CT及具有FT触点的第一端子FT及具有ST触点的第二端子ST；耦合路径，其处于所述CT触点与所述阱触点之间；第一电阻器，其耦合于所述FT触点与所述CT触点之间，及耦合路径，其处于所述ST触点与所述第一熔丝触点之间。2.根据权利要求1所述的熔丝电路，其中所述晶体管包括双极晶体管，其进一步包括所述耦合路径中的第二电阻器，所述第二电阻的电阻低于所述第一电阻器的电阻。3.根据权利要求2所述的熔丝电路，其中所述第一电阻器的电阻是所述第二电阻器的所述电阻的2到40倍。4.根据权利要求1所述的熔丝电路，其中所述晶体管包括金属氧化物半导体MOS晶体管。5.根据权利要求1所述的熔丝电路，其中所述导电材料包括多晶硅、钨或铝。6.根据权利要求1所述的熔丝电路，其中所述电介质层包括厚度为从0.05μm到0.3μm的场氧化物FOX层。7.根据权利要求1所述的熔丝电路，其中所述第二熔丝触点在包含所述熔丝电路的集成电路IC上内部接地。8.根据权利要求1所述的熔丝电路，其中所述衬底及所述半导体层两者都包括硅。9.一种集成电路IC，其包括：衬底，其包含掺杂第一导电...

【专利技术属性】
技术研发人员：河原秀明，杨红，欧根·蓬皮柳·门德里切卢，罗伯特·格雷厄姆·肖，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US