电介质波导滤波器以及电介质波导双工器制造技术

提供一种电介质波导滤波器以及电介质波导双工器。本发明专利技术的电介质波导滤波器具备多个谐振器组，各个谐振器组被配置在基板上，各个谐振器组是将一个以上的谐振器通过使用导体层覆盖电介质来形成为一体而得到的，所述多个谐振器组中的至少一组谐振器组中的各个谐振器组具备使电介质在底面露出的波导管侧槽，基板具备腔体，该腔体是上表面的导体图案和下表面的导体图案以及将上表面的导体图案和下表面的导体图案连接起来的导通孔围绕而得到的，所述腔体在与所述一组谐振器组的波导管侧槽相对的位置设置有使芯构件露出的一组基板侧槽，经由所述腔体使所述一组谐振器组耦合。

【技术实现步骤摘要】

本专利技术涉及一种连接多个电介质波导谐振器而得到的电介质波导滤波器以及电介质波导双工器。
技术介绍
以往使用将多个TE模式(横电波模式)的电介质波导谐振器耦合来得到期望的频率特性的电介质波导滤波器。在频带为数10GHz以上的电介质波导滤波器中，将介电常数低的水晶用作电介质波导谐振器的电介质材料，以避免谐振器的尺寸过于小。
技术实现思路
专利技术要解决的问题特开平10-290104号公报记载了以下电介质波导滤波器：在使用导体层覆盖了长方体形状的电介质块的外周的TE模式的电介质波导谐振器的侧面设置电介质露出的耦合窗，通过对峙的耦合窗将电介质波导谐振器之间耦合起来。这种构造的电介质波导滤波器存在以下担忧：在排列电介质波导谐振器时，电介质波导谐振器的位置偏移而耦合窗的位置、尺寸产生误差，或者在电介质波导谐振器之间产生间隙而从耦合窗泄露电磁场，从而导致频率特性大幅地劣化。为了得到按照设计的频率特性而需要数μm以下的位置精度，因此存在组装时的难易度高、难以量产这种问题。另外，特开2002-043807号公报记载了以下电介质波导滤波器：在截面为四角形状且棒状的电介质块以规定的间隔设置收缩部，使用导体层覆盖电介质块的表面来形成多个TE模式的电介质谐振器。在这种构造的电介质波导滤波器中，能够将多个谐振器形成为一体，不
需要使各个电介质波导谐振器位置对准，因此组装时的难易度低，易于量产。但是，存在难以应用于电介质波导谐振器之间的连接复杂的电介质波导滤波器这种问题。用于解决问题的方案本专利技术的电介质波导滤波器的特征在于，具备：基板，是在芯构件的上表面和下表面形成导体图案而得到的；以及多个谐振器组，被配置在所述基板上，各个谐振器组是将一个以上的谐振器通过使用导体层覆盖电介质来形成为一体而得到的，其中，所述多个谐振器组中的至少一组谐振器组中的各个谐振器组具备使电介质在底面露出的波导管侧槽，所述基板具备腔体，该腔体是由上表面的导体图案和下表面的导体图案、以及将上表面的导体图案和下表面的导体图案连接起来的导通孔围绕而得到的，所述腔体在与所述一组谐振器组的波导管侧槽相对的位置设置有使芯构件露出的一组基板侧槽，经由所述腔体使所述一组谐振器组耦合。专利技术的效果根据本专利技术，能够提供以下一种电介质波导滤波器：即使是电介质波导谐振器之间的连接复杂的电介质波导滤波器，由组装时的位置偏移而导致的频率特性的劣化也少，组装的难易度也低而易于量产。附图说明图1是表示本专利技术的电介质波导滤波器的一个实施例的分解立体图。图2是表示本专利技术的电介质波导滤波器的一个实施例的频率特性的仿真结果的图表。图3是表示本专利技术的电介质波导滤波器的一个实施例的频率特性的仿真结果的图表。图4是表示本专利技术的电介质波导滤波器的另一个实施例的分解立体图。附图标记说明1、2：电介质波导滤波器；10、20、15、16、17：谐振器组；11、12、
13、21、22、23：谐振器；30：收缩部；41、42：输入输出电极；51、52：波导管侧槽；60、65：基板；61：表面图案；62：背面图案；63：芯构件；71、72：输入输出线路；81、82：基板侧槽；71a、72a、80a：导通孔；90、95、96：腔体。具体实施方式图1示出用于说明本专利技术的电介质波导滤波器的一个实施例的分解立体图。如图1所示，电介质波导滤波器1包括谐振器组10、20，该谐振器组10、20配置在包括芯构件63、表面图案61以及背面图案62的基板60上。在图1中，使用交叉阴影表示电介质露出部，使用斜线表示芯构件露出部。谐振器组10、20是在长方体形状的电介质块的两侧以规定间隔设置多个收缩部30并使用导体层覆盖电介质块的表面而形成的。谐振器组10包括TE模式的谐振器11、12、13，谐振器组20包括TE模式的谐振器21、22、23。谐振器组10、20被配置为谐振器11、12、13分别与谐振器21、22、23相邻，其结果，电介质波导滤波器1的6个谐振器被配置为2行3列。谐振器11、21的底面分别设置有输入输出电极41、42。输入输出电极41、42从底面角部向底面中心方向以直线状延伸，从其中途起宽度以放射状展开。输入输出电极41、42的两侧40a、40b以及谐振器组10、20的侧面中的输入输出电极41、42的周边40c的电介质露出，输入输出电极41、42的前端与导体层相连接。在谐振器13、23的底面分别设置有电介质露出的波导管侧槽51、52。波导管侧槽51、52的长度为L、宽度为W，为了使谐振器13与谐振器23容易耦合，导管侧槽51、52配置为长度方向同谐振器组10与谐振器组20相邻的面平行，另外，被配置为从谐振器组10、20各自的中心向谐振器组10与谐振器组20相邻的面的方向偏移距离d。谐振器组10的底面的图案和谐振器组20的底面的图案相对于谐振器组10与谐振器组20相邻的面彼此对称。背面图案62是整个面的满图案。关于表面图案61，在与输入输出电极41相对的位置设置有输入输出线路71，在与输入输出电极42相对的位置设置有输入输出线路72，在与波导管侧槽51相对的位置设置有基板侧槽81，在与波导管侧槽52相对的位置设置有基板侧槽82。表面图案61除了输入输出线路71、72的两侧以及基板侧槽81、82之外是满图案。输入输出线路71、72形成为与输入输出电极41、42大致相同的形状但外形稍大，基板侧槽81、82形成为与波导管侧槽51、52大致相同的形状但外形稍大。输入输出线路71、72通过微带线路而与未图示的外部设备相连接。输入输出线路71、72分别被将表面图案61和背面图案62连接起来的导通孔71a、72a围绕，基板侧槽81、82被将表面图案61和背面图案62连接起来的导通孔80a围绕。以下，将被表面图案61、背面图案62以及导通孔80a围绕起来的区域(A×B)称为腔体90。腔体90并不是作为谐振器进行动作，而是进行与以往的电介质波导滤波器的耦合窗同样的动作。在使用耦合窗来将谐振器之间耦合的现有的电介质波导滤波器的情况下，耦合窗的大小被电介质波导谐振器的侧面的大小限制。但是，在本申请专利技术的电介质波导滤波器中，能够在基板允许的范围内将腔体的大小设置得大。在上述的电介质波导滤波器1中，谐振器13与谐振器23之间的耦合的强度是由波导管侧槽51、52的大小L×W以及偏移的距离d决定的，大小L×W越大则耦合的强度越大，并且距离d越长则耦合的强度越大。另外，由腔体90的大小A×B决定谐振器13与谐振器23之间的耦合是电容性耦合还是感应性耦合，如果大小A×B大，则为电容性耦合，如果小，则为感应性耦合。图2和图3是表示对本专利技术的电介质波导滤波器1的频率特性进行仿真所
得到的结果的图表，图2示出使谐振器组10与谐振器组20之间没有误差地配置的情况下的频率特性，图3示出在谐振器组10与谐振器组20之间设置0.1mm的间隙地配置的情况下的频率特性。在图2和图3中，横轴表示频率，纵轴表示dB，实线表示回波损耗(S11)，虚线表示插入损耗(S21)。根据图2和图3可知，即使在谐振器组10与谐振器组20之间设置大的间隙，频率特性的变化也小。在使用耦合窗将谐振器之间耦合的以往的电介质波导滤波器的情况下，当谐振器之间存在间隙时，从间隙本文档来自技高网...

【技术保护点】
一种电介质波导滤波器，其特征在于，具备：基板，是在芯构件的上表面和下表面形成导体图案而得到的；以及多个谐振器组，被配置在所述基板上，各个谐振器组是将一个以上的谐振器通过使用导体层覆盖电介质来形成为一体而得到的，其中，所述多个谐振器组中的至少一组谐振器组中的各个谐振器组具备使电介质在底面露出的波导管侧槽，所述基板具备腔体，该腔体是由所述上表面的导体图案和所述下表面的导体图案、以及将所述上表面的导体图案和所述下表面的导体图案连接起来的导通孔围绕而得到的，所述腔体在与所述一组谐振器组的波导管侧槽相对的位置设置有使芯构件露出的一组基板侧槽，经由所述腔体使所述一组谐振器组耦合。

【技术特征摘要】
2015.06.02 JP 2015-1119761.一种电介质波导滤波器，其特征在于，具备：基板，是在芯构件的上表面和下表面形成导体图案而得到的；以及多个谐振器组，被配置在所述基板上，各个谐振器组是将一个以上的谐振器通过使用导体层覆盖电介质来形成为一体而得到的，其中，所述多个谐振器组中的至少一组谐振器组中的各个谐振器组具备使电介质在底面露出的波导管侧槽，所述基板具备腔体，该腔体是由所述上表面的导体图案和所述下表面的导体图案...

【专利技术属性】
技术研发人员：谷田部主一，
申请(专利权)人：东光株式会社，
类型：发明
国别省市：日本;JP