具有断裂探测的半导体芯片制造技术

本发明专利技术涉及具有断裂探测的半导体芯片。半导体芯片（100）包括：衬底（101）、集成电路（102）、衬底（101）的凹部（110）、印制导线（121）、以及在凹部（110）和印制导线（121）之间的交叉部（111）。这样能够实现试验信号的探测，该试验信号被馈送到印制导线（121）中。在不同的示例中可以探测衬底（101）在凹部（110）的区域中的断裂。

【技术实现步骤摘要】
具有断裂探测的半导体芯片
不同的实施方式涉及具有衬底、集成电路、衬底的凹部、印制导线和衬底的凹部与印制导线之间的交叉部的半导体芯片。另外的实施方式涉及包括试验信号的探测的方法，该试验信号指示半导体芯片的衬底在凹部处的断裂。
技术介绍
现代的电子系统使用半导体芯片，所述半导体芯片包括在衬底上的具有确定功能的集成电路。相应的电子系统的失效安全性必须在不同的应用中满足高的要求。例如对于汽车应用可能必需的是，满足例如根据标准化国际组织（ISO）的标准26262的对失效安全性的相对严格的要求。典型地，相应电子系统的失效安全性通过对无意的错误的反应来表征，该错误引起安全状态。无意的错误在基于半导体芯片的电子系统中的已知分类由衬底的断裂决定。衬底的断裂对应于衬底结构的局部破坏。这可以导致衬底中的裂缝或衬底的完全分离。例如衬底的断裂可能由于机械负荷而出现。其中出现能够导致断裂的机械负荷的情形的一个示例是借助注塑技术（英文：overmolding，二次成型）将封装的半导体部件布置在模块壳体中。根据衬底断裂的严重性，可以由此产生电子系统的受限功能直至完全失效。断裂可以引起半导体芯片的集成电路的电连接的部分或完全中断。这样的部分或完全中断可以是暂时的或永久性的。借助已知的技术可能部分不可行的或仅仅受限可行的是，由于断裂而受限的功能通过分析电子系统自身的运行参数而被识别。如果尽管受限的功能，电子系统仍被继续使用，则可能发生安全性缺乏。
技术实现思路
因此存在一种用于探测半导体芯片的衬底断裂的改进的技术的需求。特别是存在一种这样的用于探测断裂的技术的需求，所述技术特别可靠地识别断裂。此外，存在一种针对以下技术的需求，所述技术减小断裂对半导体芯片的集成电路的高效能性的负面影响。该任务由独立专利权利要求的特征来解决。从属专利权利要求定义实施方式。在一个示例中，半导体芯片包括衬底和布置在衬底上的集成电路。半导体芯片还包括衬底的凹部和印制导线。半导体芯片还包括在衬底的凹部和印制导线之间的交叉部。半导体芯片还包括输入接口。设立输入接口，以便能够实现将试验信号在印制导线的第一端部处馈送到印制导线中。半导体芯片还包括输出接口。输出接口在印制导线的第二端部处与印制导线耦合。印制导线的第二端部与印制导线的第一端部相对置。设立输出接口，以便能够实现在印制导线的第二端部处的试验信号的探测。在另一个示例中，方法包括试验信号到半导体芯片的印制导线中的馈送。印制导线与半导体芯片的衬底的凹部交叉。该方法还包括试验信号的探测。试验信号指示半导体芯片的衬底在凹部处的断裂。在另一个示例中，方法包括试验信号的探测。试验信号指示半导体芯片的衬底在衬底的凹部处的断裂。该方法还包括根据所述探测有选择地提供集成电路的至少一个第一部件和第二部件的输出信号。集成电路布置在衬底上。设立第一部件和第二部件，以便输出冗余的输出信号。上面陈述的特征和随后描述的特征不仅可以在相应的详尽陈述的组合中使用，而且可以在其他组合中或单独地使用，而不脱离本专利技术的保护范围。附图说明图1是根据不同实施方式的具有衬底、集成电路、衬底的凹部、印制导线和在凹部和印制导线之间的交叉部的半导体芯片的示意性的透视图。图2A是根据不同实施方式的半导体芯片的示意性的透视图，其中半导体芯片包括多个凹部。图2B是根据不同实施方式的半导体芯片的示意性的透视图，其中半导体芯片包括多个凹部和单独的印制导线，该印制导线具有在印制导线和多个凹部之间的多个交叉部。图2C是根据不同实施方式的半导体芯片的示意性的透视图，其中半导体芯片包括多个凹部和多个印制导线，其中每个印制导线通过相应的交叉部分别与单独的凹部联合。图3A是根据不同实施方式的半导体芯片的示意性的透视图，其中半导体芯片包括两个彼此垂直布置的凹部，所述凹部沿着集成电路的部件的棱伸展，其中所述部件被设立用于输出冗余的输出信号。图3B示意性地说明一种开关，该开关被设立用于根据试验信号的探测有选择地提供图3A的部件中的至少一个的输出信号。图4示意性地说明根据不同实施方式的半导体芯片，其中该半导体芯片包括输入接口和输出接口，该输入接口被设立用于将试验信号在印制导线的第一端部处馈送到印制导线中，该输出接口具有用于由外部单元访问的接触面以用于探测试验信号。图5示意性地说明根据不同实施方式的半导体芯片，其中该半导体芯片包括输入接口和具有探测器电路的输出接口，该探测器电路被设立用于探测试验信号。图6示意性地说明根据不同实施方式的电子部件，该电子部件包括半导体芯片、壳体和载体。图7是根据不同实施方式的方法的流程图。图8是根据不同实施方式的方法的流程图。具体实施方式本专利技术的上述特性、特征和优点以及其如何实现的方式和方法结合实施例的以下描述变得更清楚并且更明白地理解，所述实施例结合附图来详细阐述。随后，本专利技术借助优选的实施方式参考附图来详细阐述。在附图中相同的附图标记表示相同或相似的元件。附图是本专利技术的不同实施方式的示意性的代表。在附图中示出的元件不必然严格按照比例地示出。更确切地说，在附图中示出的不同元件被描绘成，使得其功能和根本目的被专业人员所理解。在附图中示出的在功能单元和元件之间的连接和耦合也可以被实现为间接的连接或耦合。连接或耦合可以线连接或无线地实现。功能单元可以被实现为硬件、软件或硬件和软件的组合。随后描述在半导体芯片的高效能性的语境下的不同技术。半导体芯片包括布置在衬底上的集成电路。随后描述以下技术，所述技术例如能够实现，即使在大的机械负荷的情况下也促进具有集成电路的半导体芯片的高效能性。特别是根据在此描述的技术例如能够可行的是，减小衬底断裂的概率，该断裂限制集成电路的高效能性。在另外的示例中，根据在此描述的技术能够可行的是，可靠并且顺利地探测衬底断裂的出现。如果探测到断裂，则可以引入相应的安全措施。所述安全措施例如包括向用户输出警报或切断半导体芯片的所涉及的部件。在不同的示例中能够可行的是，认出集成电路的确定的部件，所述部件由于衬底的断裂以大的概率在其高效能性上受到限制。例如在不同的示例中能够可行的是，局部地定位断裂在衬底上的位置并且将断裂的该位置与集成电路的确定的部件相关联，所述部件的高效能性由于断裂可能受到限制。于是在存在冗余部件的情况下能够可行的是，选择性地动用这样的部件，其高效能性由于断裂不受限或不显著受限。本专利技术的不同示例基于衬底的凹部的应用。衬底的凹部可以满足不同的功能。在第一示例性的功能方面，衬底的凹部可以在集成电路的高效能性方面有针对性地将机械负荷转向非关键的区域，该机械负荷施加到半导体芯片上。机械负荷例如可以引起衬底中的变形或张力（英文：应力，拉紧）。例如断裂可能优选地出现在衬底的凹部的部位处。就此而言，衬底的凹部在不同的示例中可以形成额定断裂部位。在第二示例性的功能方面，借助衬底的凹部能够可行的是，可靠并且顺利地探测衬底的断裂。特别是借助衬底的凹部能够可行的是，探测衬底在凹部位置处的断裂。为了探测衬底的断裂可以设置印制导线，该印制导线在第一端部和第二端部之间延伸。在印制导线的第一端部处可以设置输入接口，该输入接口被设立用于能够实现将试验信号在第一端部处馈送到印制导线中。在不同的示例中可行的是，输入接口本身被设立用于将试验信号在第一端部处馈送到印制导本文档来自技高网...

【技术保护点】
一种半导体芯片（100），其包括：‑衬底（101），‑布置在衬底（101）上的集成电路（102），‑衬底（101）的凹部（110），‑印制导线（121、121‑1、121‑2、121‑3），‑在衬底（101）的凹部（110）和印制导线（121、121‑1、121‑2、121‑3）之间的交叉部（111），‑输入接口（123），其被设立用于能够实现将试验信号（401）在印制导线（121、121‑1、121‑2、121‑3）的第一端部处馈送到印制导线（121、121‑1、121‑2、121‑3）中，和‑输出接口（122），其在印制导线（121、121‑1、121‑2、121‑3）的第二端部处与所述印制导线（121、121‑1、121‑2、121‑3）耦合，所述第二端部与印制导线（121、121‑1、121‑2、121‑3）的第一端部相对置，并且所述输出接口被设立用于能够实现在印制导线（121、121‑1、121‑2、121‑3）的第二端部处的试验信号（401）的探测。

【技术特征摘要】
2016.02.10 DE 102016102291.81.一种半导体芯片（100），其包括：-衬底（101），-布置在衬底（101）上的集成电路（102），-衬底（101）的凹部（110），-印制导线（121、121-1、121-2、121-3），-在衬底（101）的凹部（110）和印制导线（121、121-1、121-2、121-3）之间的交叉部（111），-输入接口（123），其被设立用于能够实现将试验信号（401）在印制导线（121、121-1、121-2、121-3）的第一端部处馈送到印制导线（121、121-1、121-2、121-3）中，和-输出接口（122），其在印制导线（121、121-1、121-2、121-3）的第二端部处与所述印制导线（121、121-1、121-2、121-3）耦合，所述第二端部与印制导线（121、121-1、121-2、121-3）的第一端部相对置，并且所述输出接口被设立用于能够实现在印制导线（121、121-1、121-2、121-3）的第二端部处的试验信号（401）的探测。2.根据权利要求1所述的半导体芯片（100），其中所述凹部（110）形成敞开的沟槽。3.根据权利要求1或2所述的半导体芯片（100），其中所述凹部（110）形成绝缘槽。4.根据前述权利要求之一所述的半导体芯片（100），其中所述凹部（110）形成衬底（101）的额定断裂部位。5.根据前述权利要求之一所述的半导体芯片（100），其中所述凹部（110）具有拥有第一端部和相对置的第二端部的长条形状，其中凹部（110）的第一端部与衬底（101）的边缘（101-1）相邻布置。6.根据前述权利要求之一所述的半导体芯片（100），其中所述凹部（110）具有长条形状并且沿着集成电路（102）的部件（301、302）的棱伸展。7.根据权利要求6所述的半导体芯片（100），其中所述半导体芯片（100）包括衬底（101）的多个凹部（110），其中第一凹部（110）沿着集成电路（102）的第一部件（301、302）的棱伸展，其中第二凹部（110）沿着集成电路（102）的第二部件（301、302）的棱伸展，其中第一部件（301、302）和第二部件（301、302）被设立用于输出冗余的输出信号。8.根据前述权利要求之一所述的半导体芯片（100），其中所述半导体芯片（100）包括衬底（101）的具有长条形状的多个凹部（110），所述多个凹部沿着不同方向伸展。9.根据前述权利要求之一所述的半导体芯片（100），其中所述半导体芯片（100）包括衬底（101）的多个凹部（110），其中所述半导体芯片（100）包括分别在相应的凹部（110）和所述印制导线（121、121-1、121-2、121-3）之间的多个交叉部（111）。10.根据权利要求1至8之一所述的半导体芯片（100），其中所述半导体芯片（100）包括多个凹部（11...

【专利技术属性】
技术研发人员：D哈默施密特，F拉斯博尼希，W沙伊本朱伯，HJ瓦格纳，T策特勒，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE