沟槽式栅极金氧半场效晶体管的制造方法技术

本发明专利技术提供一种沟槽式栅极金氧半场效晶体管的制造方法，包括以下步骤。在衬底上形成外延层。在外延层中形成沟槽。在沟槽的表面上顺应性地形成复合介电层。在沟槽的下部填入第一导体层。在第一导体层上形成第一绝缘层。在形成第一绝缘层的步骤之后，移除部分复合介电层，以裸露出部分外延层。在沟槽内形成第二绝缘层，且第二绝缘层覆盖第一绝缘层。在沟槽的上部形成第二导体层。

Manufacturing Method of Grooved Gate Gold-Oxygen Half-Field-Effect Transistor

The invention provides a manufacturing method of a grooved gate gold-oxygen half-field effect transistor, which comprises the following steps. An epitaxial layer is formed on the substrate. Grooves are formed in the epitaxial layer. A composite dielectric layer is formed on the surface of the groove in compliance. Fill the first conductor layer at the bottom of the groove. A first insulating layer is formed on the first conductor layer. After the step of forming the first insulating layer, part of the composite dielectric layer is removed to expose part of the epitaxy layer. A second insulating layer is formed in the groove, and the second insulating layer covers the first insulating layer. A second conductor layer is formed on the upper part of the groove.

【技术实现步骤摘要】
沟槽式栅极金氧半场效晶体管的制造方法
本专利技术是涉及一种晶体管的制造方法，尤其涉及一种沟槽式栅极金氧半场效晶体管的制造方法。
技术介绍
功率开关晶体管在电源管理领域已广泛使用，理想的功率开关必须具有低寄生电容(parasiticcapacitance)的特性，以确保功率开关晶体管的反应速度以提供良好的功率转换效率。在现有的功率开关晶体管结构中，沟槽电极结构包含在上部的栅电极(gate)与在下部的源电极(source)。在栅电极底面的两侧具有齿状凸出，会缩短栅极与漏极(drain)之间的距离，导致栅极与漏极间的寄生电容(Qgd)增加，进而影响功率开关晶体管的切换速度。现有工艺可通过控制源电极的蚀刻高度以消除栅电极底面两侧的齿状凸出结构，但源电极的蚀刻很难精确控制，导致工艺成本增加且品质不稳定。因此，如何不增加工艺成本，且能稳定制造低栅极-漏极间寄生电容的功率开关晶体管，为业界亟欲改善的问题。
技术实现思路
本专利技术提供一种沟槽式栅极金氧半场效晶体管的制造方法，可利用现有的工艺提供品质稳定的低寄生电容的沟槽式栅极金氧半场效晶体管。本专利技术提供一种沟槽式栅极金氧半场效晶体管的制造方法，其包括以下步骤。在衬底上形成外延层。在外延层中形成沟槽。在沟槽的表面上顺应性地形成复合介电层。在沟槽的下部填入第一导体层。在第一导体层上形成第一绝缘层。在形成第一绝缘层的步骤之后，移除部分复合介电层，以裸露出部分外延层。在沟槽内形成第二绝缘层，且第二绝缘层覆盖第一绝缘层。在沟槽的上部形成第二导体层。在本专利技术的一实施例中，所述第二绝缘层与第二导体层之间的界面实质上平滑。在本专利技术的一实施例中，形成所述第二绝缘层的方法包括进行化学气相沉积(CVD)工艺。在本专利技术的一实施例中，形成所述复合介电层的步骤包括于沟槽的表面上依序形成第一低介电常数层、高介电常数层以及第二低介电常数层。在本专利技术的一实施例中，所述第一低介电常数层以及第二低介电常数层的介电常数小于4，且所述高介电常数层的介电常数大于4。在本专利技术的一实施例中，所述第一低介电常数层与第二低介电常数层的材料各自包括氧化硅，且所述高介电常数层的材料包括氮化硅。在本专利技术的一实施例中，所述第二低介电常数层的厚度大于所述第一低介电常数层的厚度。在本专利技术的一实施例中，形成所述第一低介电常数层的方法包括进行热氧化工艺，且形成所述第二低介电常数层的方法包括进行化学气相沉积工艺。在本专利技术的一实施例中，于移除部分所述复合介电层之后，剩余的所述高介电常数层凸出于相邻的所述第一低介电常数层与所述第二低介电常数层。在本专利技术的一实施例中，在移除部分所述复合介电层之后，所述第一绝缘层的顶面高于剩余的所述复合介电层的顶面。基于所述，本专利技术的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的沟槽式栅极金氧半场效晶体管。为让本专利技术的所述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至1H为依据本专利技术一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图；图2为依据本专利技术另一实施例所示出的一种沟槽式栅极金氧半场效晶体管的剖面示意图。具体实施方式图1A至1H为依据本专利技术一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。请参照图1A，在衬底102上形成外延层104。在一实施例中，衬底102为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。在一实施例中，外延层104为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selectiveepitaxygrowth，SEG)工艺。接着，在外延层104中形成沟槽106。在一实施例中，在外延层104上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除部分外延层104。然后，移除掩模层。请参照图1B，在沟槽106的表面上形成复合介电层114。在一实施例中，形成复合介电层114的步骤包括于沟槽106的表面上依序形成第一低介电常数层108、高介电常数层110以及第二低介电常数层112。第一低介电常数层108以及第二低介电常数层112的介电常数例如是小于4，且高介电常数层110的介电常数例如是大于4、大于6或大于7。在一实施例中，第一低介电常数层108以及第二低介电常数层112的材料各自包括氧化硅，且高介电常数层110的材料包括氮化硅。在一实施例中，形成第一低介电常数层108与第二低介电常数层112的方法包括进行热氧化工艺或化学气相沉积(CVD)工艺，形成高介电常数层110的方法包括进行化学气相沉积工艺。在一实施例中，第一低介电常数层108以及第二低介电常数层112的材料均包括氧化硅，但其密度因其形成方式而有所不同。例如，当第一低介电常数层108由热氧化工艺所形成时，其结构较紧密，密度较高；而当第二低介电常数层112由化学气相沉积工艺所形成时，其结构较松散，密度较低。或者，当第一低介电常数层108以及第二低介电常数层112均由化学气相沉积工艺所形成时，第一低介电常数层108以及第二低介电常数层112具有类似的密度。在一实施例中，第二低介电常数层112的厚度大于第一低介电常数层108的厚度。请参照图1C，在沟槽106的下部填入第一导体层116。在一实施例中，在复合介电层114上形成导体材料，且导体材料填满沟槽106。导体材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。接着，移除部分导体材料，直到剩余的导体材料的顶面低于外延层104的顶面。所述移除步骤包括进行化学机械研磨(CMP)工艺和/或回蚀刻工艺。请参照图1D，在第一导体层116上形成第一绝缘层118。在一实施例中，第一绝缘层118的材料包括氧化硅，且其形成方法包括进行热氧化工艺。由于第一绝缘层118是由热氧化工艺所形成，故其结构较紧密。在一实施例中，第一绝缘层118的顶面低于外延层104的顶面。请参照图1E，在形成第一绝缘层118的步骤之后，移除部分复合介电层114，以裸露出部分外延层104。在一实施例中，移除部分复合介电层114的步骤会裸露出沟槽106的上侧壁，且剩余的复合介电层114称为复合介电层114a。在一实施例中，复合介电层114a包括第一低介电常数层108a、高介电常数层110a以及第二低介电常数层112a。在一实施例中，高介电常数层110a凸出于相邻的第一低介电常数层108a与第二低介电常数层112a。在一实施例中，第一绝缘层118的顶面高于复合介电层114a的顶面。请参照图1F，在沟槽106内形成第二绝缘层120，且第二绝缘层120覆盖沟槽106的上侧壁以及复合介电层114a和第一绝缘层118的表面。此外，屏蔽绝缘层(screeninsulatinglayer)121形成为覆盖外延层104的表面。在一实施例中，第二绝缘层120以及屏蔽绝缘层121的材料包括氧化硅，且其形成方法包括进行至少一化学气相沉积工艺。在一实施例中，可于同一步骤中同时形成第二绝缘层120以及屏蔽绝缘层121。在另一实施例中，可于不同步骤中分别形成第二绝缘层120以及屏蔽绝缘层121。特别要说明的是，移除部分复合介电层114是指完全移除沟槽106的上侧壁上的复合介电层114，不会残留任何复合介电层114本文档来自技高网...

【技术保护点】
1.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：在衬底上形成外延层；在所述外延层中形成沟槽；在所述沟槽的表面上顺应性地形成复合介电层；在所述沟槽的下部填入第一导体层；在所述第一导体层上形成第一绝缘层；在形成所述第一绝缘层的步骤之后，移除部分所述复合介电层，以裸露出部分所述外延层；在所述沟槽内形成第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层；以及在所述沟槽的上部形成第二导体层。

【技术特征摘要】
2017.12.06 TW 1061427451.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：在衬底上形成外延层；在所述外延层中形成沟槽；在所述沟槽的表面上顺应性地形成复合介电层；在所述沟槽的下部填入第一导体层；在所述第一导体层上形成第一绝缘层；在形成所述第一绝缘层的步骤之后，移除部分所述复合介电层，以裸露出部分所述外延层；在所述沟槽内形成第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层；以及在所述沟槽的上部形成第二导体层。2.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第二绝缘层与所述第二导体层之间的界面实质上平滑。3.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述复合介电层的步骤包括于沟槽的表面上依序形成第一低介电常数层、高介电常数层以及第二低介电常数层。4.根据权利要...

【专利技术属性】
技术研发人员：周明弘，
申请(专利权)人：力祥半导体股份有限公司，
类型：发明
国别省市：中国台湾,71