电子封装件及其制法制造技术

一种电子封装件及其制法，包括：第一线路结构；设于该第一线路结构上的电子元件与导电柱；设于该电子元件上的导电体；包覆该电子元件、导电体与导电柱的包覆层；以及形成于该包覆层上的第二线路结构，以通过该导电体凸出该电子元件上的保护膜，而增加研磨制造方法容许误差范围及减少成本。

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种半导体封装技术，尤指一种堆叠型电子封装件及其制法。
技术介绍
随着半导体封装技术的演进，半导体装置(Semiconductordevice)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，扇出式封装堆叠(FanOutPackageonpackage，简称FOPoP)等，以配合各种晶片上大幅增加的输入/出埠数量，进而将不同功能的集成电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、中央处理器、绘图处理器、影像应用处理器等，通过堆叠设计达到系统的整合，适合应用于轻薄型电子产品。图1为现有用于PoP的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括一具有至少一线路层101的封装基板10、以及结合于该线路层101上的一半导体元件11。具体地，该半导体元件11具有相对的作用面11a与非作用面11b，该作用面11a具有多个电极垫110，其上设有焊锡凸块12、钝化层120与该保护膜111，该些焊锡凸块12凸出该钝化层120，而该保护膜111包覆该本文档来自技高网...

【技术保护点】
一种电子封装件，其特征为，该电子封装件包括：第一线路结构，其具有相对的第一侧与第二侧，且该第一侧上形成有电性连接该第一线路结构的导电柱；电子元件，其设于该第一线路结构的第一侧上，且该电子元件上结合并电性连接多个导电体；包覆层，其形成于该第一线路结构的第一侧上，以令该包覆层包覆该电子元件、该导电体与该导电柱，且令该导电体的端面与该导电柱的端面外露于该包覆层；以及第二线路结构，其形成于该包覆层上且电性连接至外露于该包覆层的该导电柱的端面与该导电体的端面。

【技术特征摘要】
2016.09.05 TW 1051286111.一种电子封装件，其特征为，该电子封装件包括：第一线路结构，其具有相对的第一侧与第二侧，且该第一侧上形成有电性连接该第一线路结构的导电柱；电子元件，其设于该第一线路结构的第一侧上，且该电子元件上结合并电性连接多个导电体；包覆层，其形成于该第一线路结构的第一侧上，以令该包覆层包覆该电子元件、该导电体与该导电柱，且令该导电体的端面与该导电柱的端面外露于该包覆层；以及第二线路结构，其形成于该包覆层上且电性连接至外露于该包覆层的该导电柱的端面与该导电体的端面。2.如权利要求1所述的电子封装件，其特征为，该电子元件具有一保护膜，且该导电体凸出该保护膜。3.如权利要求1所述的电子封装件，其特征为，该电子元件具有相对的作用面与非作用面，且该作用面结合并电性连接该些导电体。4.如权利要求1所述的电子封装件，其特征为，该电子元件具有线路层，以结合并电性连接该些导电体。5.如权利要求1所述的电子封装件，其特征为，该包覆层的表面齐平该导电柱的端面。6.如权利要求1所述的电子封装件，其特征为，该包覆层的表面齐平该导电体的端面。7.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第一线路结构的第二侧上的多个导电元件。8.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第二线路结构上的多个导电元件。9.一种电子封装件的制法，其特征为，该制法包括：提供一第一线路结构，该第一线路结构...

【专利技术属性】
技术研发人员：黄荣邦，张翊峰，王隆源，林辰翰，庄冠纬，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71