半导体器件和方法技术

一种用于制造半导体器件(例如，鳍式场效应晶体管)的代表性方法包括以下步骤：在衬底上方沉积第一绝缘材料，并且在第一绝缘材料中形成第一导电接触件。第一导电接触件具有突出的最上表面，具有沿着第一导电接触件的中心部分的第一高度和沿着第一导电接触件的侧壁的垂直矢量投影的第二高度。第一高度大于第二高度。在第一绝缘材料上方设置第二绝缘材料，并且在第二绝缘材料中形成第二导电接触件。在第一导电接触件上方设置第二导电接触件并且至少部分地位于第一导电接触件内。第二导电接触件的最下表面和第一导电接触件的突出的最上表面之间的距离小于约1.0nm。本发明专利技术实施例涉及半导体器件和方法。

Semiconductor devices and methods

A representative method for manufacturing semiconductor devices, such as fin field-effect transistors, includes the following steps: depositing the first insulating material above the substrate, and forming the first conductive contact in the first insulating material. The first conductive contact has a protruding top surface. It has the second height along the vertical height of the first part of the center part of the first conductive contact and the vertical vector along the side wall of the first conductive contact. The first height is greater than second. A second insulating material is set above the first insulating material and a second conductive contact is formed in the second insulating material. A second conductive contact is arranged above the first conductive contact and is at least partially located in the first conductive contact. Second the distance between the most lower surface of the conductive contact and the top surface of the first conducting contact is less than 1.0nm. An embodiment of the invention relates to a semiconductor device and a method.

【技术实现步骤摘要】
半导体器件和方法
本专利技术实施例涉及半导体器件和方法。
技术介绍
半导体器件用于例如，诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。半导体产业通过最小部件尺寸的不断减小来持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许在给定的区域中集成更多的组件。然而，随着最小部件尺寸的减小，出现了应该解决的额外的问题。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体器件，包括：第一导电接触件，设置在衬底上方，所述第一导电接触件包括具有第一横向宽度的最上表面；以及第二导电接触件，位于所述第一导电接触件上方，所述第二导电接触件包括具有第二横向宽度的下部，其中，所述第一横向宽度大于所述第二横向宽度。根据本专利技术的另一些实施例，还提供了一种半导体器件，包括：第一绝缘材料，设置在衬底上方；第一导电接触件，设置在所述第一绝缘材料中，所述第一导电接触件包括突出的最上表面，所述第一导电接触件具有沿着所述第一导电接触件的中心线的第一高度，所述第一导电接触件具有沿着所述第一导电接触件的侧壁的垂直矢量投影的第二高度，其中，所述第一高度大于所述第二高度；第二绝缘材料，设置在所述第一绝缘材料上方；以及第二导电接触件，位于所述第二绝缘材料中，所述第二导电接触件设置在所述第一导电接触上方并且至少部分地位于所述第一导电接触件内。根据本专利技术的又一些实施例，还提供了一种形成半导体器件的方法，包括：在衬底上方沉积第一绝缘材料；在所述第一绝缘材料中形成第一导电接触件，所述第一导电接触件包括突出的最上表面，所述第一导电接触件具有沿着所述第一导电接触件的中心线的第一高度，所述第一导电接触件具有沿着所述第一导电接触件的侧壁的垂直矢量投影的第二高度，其中，所述第一高度大于所述第二高度；在所述第一绝缘材料上方沉积第二绝缘材料；以及在所述第二绝缘材料中形成第二导电接触件，所述第二导电接触件设置在所述第一导电接触件上方并且至少部分地位于所述第一导电接触件内，其中，所述第二导电接触件的最下表面和所述第一导电接触件的最上表面之间的距离小于1.0nm。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1示出了根据一些实施例形成finFET器件的工艺中的步骤。图2A至图2B示出了根据一些实施例形成源极/漏极区。图3示出了根据一些实施例形成第一开口。图4示出了根据一些实施例形成介电层和第二开口。图5示出了根据实施例形成第二接触件。图6A至6C示出了根据实施例调整源极/漏极区。图7A至图7C示出了根据实施例形成接缝。图8A至图8B示出了根据实施例调整第一接触件。图9A至图9C示出了根据实施例形成接缝。图10A至10B示出了根据实施例位于第一接触件上的垂直侧壁。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。现在参考图1，示出诸如finFET器件的半导体器件100的透视图。在实施例中，半导体器件100包括其中形成有第一沟槽103的衬底101。衬底101可以是硅衬底，但是可以使用诸如绝缘体上半导体(SOI)、应变SOI和绝缘体上的硅锗的其他衬底。衬底101可以是p型半导体，但是在其他实施例中，它可以是n型半导体。可以形成第一沟槽103作为最终形成第一隔离区105的初始步骤。可以使用掩蔽层(在图1中未单独示出)以及合适的蚀刻工艺来形成第一沟槽103。例如，掩蔽层可以是包括通过诸如化学汽相沉积(CVD)工艺形成的氮化硅的硬掩模，然而，可以利用诸如氧化物、氮氧化物、碳化硅、它们的组合等的其他材料以及诸如等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)、或甚至形成氧化硅，接着氮化的其他工艺。一旦形成掩蔽层，可以通过合适的光刻工艺图案化掩蔽层以暴露衬底101的将被去除以形成第一沟槽103的那些部分。本领域技术人员将意识到，上述用于形成掩蔽层的工艺和材料并不是用于保护衬底101的部分同时暴露衬底101的其他部分以形成第一沟槽103的唯一方法。诸如图案化和显影光刻胶的任何合适的工艺可以用于暴露衬底101的将要去除的部分从而形成第一沟槽103。所有此类方法都完全旨在包括在本实施例的范围内。一旦已经形成和图案化掩蔽层，则在衬底101中形成第一沟槽103。可以通过诸如反应离子蚀刻(RIE)的合适的工艺去除暴露的衬底101以在衬底101中形成第一沟槽103，但是可以使用任何合适的工艺。在实施例中，第一沟槽103可以形成为具有从衬底101表面的小于约的第一深度，诸如约然而，如本领域普通技术人员将意识到，形成第一沟槽103的上述工艺仅仅是一个潜在的工艺，并且不意味着是唯一的实施例。相反，可以利用能够形成第一沟槽103的任何合适的工艺，该合适的工艺包括任何数量的掩蔽和去除步骤。除了形成第一沟槽103之外，掩蔽和蚀刻工艺从衬底101的保持未被去除的那些部分额外地形成鳍107。为了简便起见，鳍107在图中示出为通过虚线与衬底101分离，但是分离的物理指示可以存在或可以不存在。如下所述，可以使用这些鳍107以形成多栅极FinFET晶体管的沟道区。尽管图1仅示出由衬底101形成的三个鳍107，但是可以使用任何数量的鳍107。鳍107可以形成为使得它们在衬底101的表面处具有介于约5nm和约80nm之间(诸如约30nm)的宽度。此外，鳍107可以彼此间隔开介于约10nm和约100nm之间(诸如约50nm)的距离。通过以这种方式间隔开鳍107，鳍107可以各自形成单独的沟道区，同时仍然足够接近以共享共同的栅极(下面进一步讨论)。一旦已经形成第一沟槽103和鳍107，可以用介电材料填充第一沟槽103，并且可以在第一沟槽103内凹进介电材料以形成第一隔离区105。介电材料可以是氧化物材料、高密度等离子体(HDP)氧化物等。在第一沟槽103的可选的清洁和加衬之后，可以使用化学汽相沉积(CVD)方法(例如，HARP工艺)、高密度等离子体CVD方法或本领域中已本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一导电接触件，设置在衬底上方，所述第一导电接触件包括具有第一横向宽度的最上表面；以及第二导电接触件，位于所述第一导电接触件上方，所述第二导电接触件包括具有第二横向宽度的下部，其中，所述第一横向宽度大于所述第二横向宽度。

【技术特征摘要】
2016.08.03 US 62/370,583;2016.10.07 US 62/405,737;1.一种半导体器件，包括：第一导电接触件，设置在衬底上方，所述第一导电接触件包括具有第一横向宽度的最上表面；以及第二导电接触件，位于所述第一导电接触件上方，所述第二导电接触件包括具有第二横向宽度的下部，其中，所述第一横向宽度大于所述第二横向宽度。2.根据权利要求1所述的半导体器件，其中，所述第一导电接触件横向设置为邻近栅极结构，并且所述第二导电接触件设置在所述栅极结构之上的层级处。3.根据权利要求2所述的半导体器件，还包括位于所述栅极结构内的空隙。4.根据权利要求2所述的半导体器件，还包括设置在所述栅极结构之上的层级处的蚀刻停止层(ESL)，其中，所述第二导电接触件穿透所述蚀刻停止层。5.根据权利要求1所述的半导体器件，其中，所述第一导电接触件和所述第二导电接触件具有锥形侧壁轮廓。6.根据权利要求1所述的半导体器件，其中，所述第二导电接触件具有设置为低于所述第一导电接触件的最上表面的最下表面。7.根据权利要求6所述的半导体器件，其中，所述第一导电接触件的最上表面在远离所述衬底的方向上突出。8.根据权利要求7所述的半导体器件，其中，...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71