电缓冲NV‑DIMM和其使用方法技术

本发明专利技术提供一种电缓冲NV‑DIMM和其使用方法。在一个实施例中，提供一种存储系统，其包括：多个非易失性存储器装置；与多个非易失性存储器装置进行通信的控制器；多个数据缓冲器，其与控制器进行通信并且被配置为存储在控制器与输入/输出总线之间发送的数据；以及命令和地址缓冲器，其被配置为存储从主机发送的命令和地址，其中命令和地址缓冲器进一步被配置为使进入和离开多个数据缓冲器的数据流同步。

【技术实现步骤摘要】
电缓冲NV-DIMM和其使用方法相关申请的交叉引用本申请要求2016年8月26日提交的美国专利申请号62/380,217的优先权，所述申请特此通过引用并入本文。

技术介绍
许多计算机系统使用附接到中央处理单元(CPU)的一个或多个双列直插式存储器模块(DIMM)来存储数据。一些DIMM包含动态随机存取存储器(DRAM)芯片。然而，DRAM相对昂贵，需要相对大量的功率，并且不能以匹配处理器功率的速率缩放容量，这在用于服务器(诸如在其中大量数据被存储的数据中心中的企业和超大规模系统)中时可能是不期望的。为了解决这些问题，已开发非易失性DIMM(NV-DIMM)，所述非易失性DIMM用非易失性存储器装置替代易失性DRAM芯片。与基于DRAM的DIMM相比，NV-DIMM可以提供每千兆字节较低成本、较低功耗以及较长数据保持，尤其是在断电或系统崩溃的情况下。像一些基于DRAM的DIMM一样，一些NV-DIMM被设计为经由时钟-数据并行接口(诸如双数据速率(DDR)接口)来通信。
技术实现思路
附图说明图1是实施例的主机和存储系统的框图。图2A是实施例的存储系统的框图，其中所述存储系统采用非易失性本文档来自技高网...

【技术保护点】
一种存储系统，其包括：多个非易失性存储器装置；与所述多个非易失性存储器装置进行通信的控制器，其中所述控制器被配置为：从主机接收读取命令；响应于接收来自所述主机的所述读取命令，从所述多个非易失性存储器装置读取数据；执行从所述主机的角度看具有未确定的持续时间的操作；在所述操作已被执行后，将就绪信号发送到所述主机；从所述主机接收发送命令；以及响应于接收来自所述主机的所述发送命令，将所述数据发送到所述主机；多个数据缓冲器，其与所述控制器进行通信并且被配置为存储在所述控制器与所述主机之间发送的数据；以及命令和地址缓冲器，其被配置为存储从所述主机发送的命令和地址，其中所述命令和地址缓冲器进一步被配置为使进...

【技术特征摘要】
2016.08.26 US 62/380,217;2016.10.19 US 15/297,9711.一种存储系统，其包括：多个非易失性存储器装置；与所述多个非易失性存储器装置进行通信的控制器，其中所述控制器被配置为：从主机接收读取命令；响应于接收来自所述主机的所述读取命令，从所述多个非易失性存储器装置读取数据；执行从所述主机的角度看具有未确定的持续时间的操作；在所述操作已被执行后，将就绪信号发送到所述主机；从所述主机接收发送命令；以及响应于接收来自所述主机的所述发送命令，将所述数据发送到所述主机；多个数据缓冲器，其与所述控制器进行通信并且被配置为存储在所述控制器与所述主机之间发送的数据；以及命令和地址缓冲器，其被配置为存储从所述主机发送的命令和地址，其中所述命令和地址缓冲器进一步被配置为使进入和离开所述多个数据缓冲器的数据流同步。2.根据权利要求1所述的存储系统，其中读取和/或写入命令与标识符相关联，因此所述读取和/或写入命令能够以与从所述主机接收所述读取和/或写入命令的顺序不同的顺序被处理。3.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器包括寄存时钟驱动器。4.根据权利要求1所述的存储系统，其中所述多个数据缓冲器包括随机存取存储器。5.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器进一步被配置为改变从所述主机接收到的时钟的频率。6.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器进一步被配置为执行带宽转换。7.根据权利要求1所述的存储系统，其中所述存储系统的物理层和命令层被配置为与DRAMDIMM通信协议兼容。8.根据权利要求7所述的存储系统，其中所述存储系统的物理层和命令层被配置为与下列中的一个或多个兼容：无缓冲DIMM(UDIMM)、寄存DIMM(RDIMM)以及负载减少的DIMM(LRDIMM)。9.根据权利要求1所述的存储系统，其中所述数据在时间延迟后被发送到所述主机，并且其中基于与所述主机一起使用的通信协议来选择所述时间延迟。10.根据权利要求1所述的存储系统，其中所述控制器被配置为使用时钟-数据并行接口与所述主机进行通信。11.根据权利要求10所述的存储系统，其中所述时钟-数据并行接口包括双数据速率接口即DDR接口。12.根据权利要求1所述的存储系统，其中所述多个非易失性存储器装置中的至少一个包括三维存储器。13.一种存储系统，其包括：多个非易失性存储器装置；与所述多个非易失性存储器装置进行通信的控制器，其中所述控制器被配置为：从主机接收写入命令，其中所述主机仅允许由所述主机中的写入计数器跟踪的一定数目的未完成写入命令；执行从所述主机的角度看具有未确定的持续时间的操作；将数据写入到所述多个非易失性存储器装置；以及在所述数据已被写入之后，将写入计数器增加信号...

【专利技术属性】
技术研发人员：D·赫尔迈克，M·V·卢克博登，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国,US