具有裸片以执行刷新操作的设备制造技术

一些实施例包含一种设备，其包括：接口芯片，其具有振荡器以产生原始时钟信号；第一存储器芯片，其具有第一存储器单元；及第二存储器芯片，其具有第二存储器单元。可响应于基于所述原始时钟信号的第一时钟信号而刷新所述第一存储器单元。可响应于基于所述原始时钟信号的第二时钟信号而刷新所述第二存储器单元。

A device with naked slices to perform refresh operations

Some embodiments include an apparatus, comprising: interface chip, the oscillator to generate original clock signal; a first memory chip having a first memory unit; and a two memory chip, which has second memory unit. The first memory unit can be refreshed in response to the first clock signal based on the original clock signal. The second memory unit can be refreshed in response to the second clock signal based on the original clock signal.

【技术实现步骤摘要】
【国外来华专利技术】具有裸片以执行刷新操作的设备优先申请案本申请案主张2015年5月18日申请的序列号为14/714,962的美国申请案的优先权的权益，所述美国申请案的全部内容以引用的方式并入本文中。
技术介绍
例如DRAM(动态随机存取存储器)的一些半导体装置执行刷新操作以恢复存储器单元中的电荷以维持逻辑数据的经储存状态。一般来说，在周期性基础上或在命令基础上针对DRAM的单个裸片执行刷新操作。当涉及多个裸片时，操作更复杂，使得电流消耗及稳定性变得更难以控制。
技术实现思路
根据本专利技术的第一方面，一种设备包含：接口芯片，其包含产生原始时钟信号的振荡器；第一存储器芯片，其包含经配置以响应于原始时钟信号而接收第一时钟信号的第一端子、被供应第一控制信号的第二端子、及当第一控制信号在作用中时响应于第一时钟信号而经受数据刷新操作的第一存储器单元；及第二存储器芯片，其包含经配置以响应于原始时钟信号而接收第二时钟信号的第三端子、被供应第二控制信号的第四端子、及当第二控制信号在作用中时响应于第二时钟信号而经受数据刷新操作的第二存储器单元。根据本专利技术的第二方面，一种设备包含：芯片堆叠结构，其包含彼此上下堆叠的第一存储器芯片及第二存储器芯片；及接口芯片，其耦合到芯片堆叠结构。第一存储器芯片包含第一端子及第二端子及多个第一存储器单元。第二存储器芯片包含第三端子、第四端子及第五端子。第一存储器芯片及第二存储器芯片彼此上下堆叠，使得第一存储器芯片的第二端子电连接到第二存储器芯片的第五端子。接口芯片包含第六端子、第七端子及第八端子且耦合到芯片堆叠结构，使得接口芯片的第六端子、第七端子及第八端子电连接到第二存储器芯片的第三端子、第四端子及第五端子，第二端子耦合到第一存储器芯片的第一命令解码器电路，且第四端子耦合到第二存储器芯片的第二命令解码器电路。第一命令解码器电路及第二命令解码器电路彼此独立工作。根据本专利技术的第三方面，一种设备包含：接口芯片，其包含振荡器电路以提供振荡器信号；第一存储器芯片，在其上响应于在第一节点处供应的第一刷新启用信号及在第二节点处供应的第一振荡器启用信号而执行第一刷新操作；第二存储器芯片，在其上响应于在第三节点处供应的第二刷新启用信号及在第四节点处供应的第二振荡器启用信号而执行第二刷新操作。第一节点及第三节点经配置以从接口芯片彼此独立接收第一刷新启用信号及第二刷新启用信号。第二节点及第四节点经配置以基于振荡器信号在彼此不同的时序中接收第一振荡器启用信号及第二振荡器启用信号，使得即使当第一节点及第三节点同时接收第一刷新启用信号及第二刷新启用信号时，仍在彼此不同的时序中执行第一刷新操作及第二刷新操作。附图说明图1说明根据第一实施例的高带宽存储器的实例。图2说明根据第一实施例的具有高带宽存储器及图形处理单元的实例结构。图3说明根据第一实施例的接口裸片的电路的实例。图4说明根据第二实施例的高带宽存储器的实例。图5说明根据第二实施例的自刷新时序的实例。图6说明根据第二实施例的自刷新时序的另一实例。图7说明根据第一实施例的高带宽存储器的实例。图8说明根据第三实施例的高带宽存储器的第三实例。图9说明根据第一实施例的自刷新时序的实例。图10说明根据第一实施例的核心裸片的实例。图11说明根据第一实施例的核心裸片中的自刷新波形的实例。图12说明根据第四实施例的高带宽存储器的第四实例。图13说明根据第五实施例的高带宽存储器的第五实例。具体实施方式以下描述包含说明性设备，所述设备包含体现所揭示的标的物的半导体装置(电路、系统及类似者)及过程(例如，时序、波形及类似者)。在以下描述中，出于解释的目的，阐述许多具体细节以提供标的物的各种实施例的理解。图1说明根据第一实施例的高带宽存储器(HBM)的实例。HBM100可包含接口裸片101、接口裸片101上方的核心裸片的堆叠102、用于将核心裸片102彼此连接的穿硅通孔(TSV)103、及凸块垫104，且HBM100可包含例如在下文中通过参考图7、8、12及13解释的高带宽存储器。在一些实施例中，凸块垫104可包含微凸块104且可接收来自主机控制器(未展示)的信号。接口裸片101可缓冲从凸块104到TSV103的信号。在一些实施例中，核心裸片102可包含存储器单元，而接口裸片101可不包含任何存储器单元。在一些实施例中，核心裸片102可包含一或多个命令解码器(例如命令解码器116，如图7中展示)。在一些实施例中，接口裸片101可分成一些独立通道。这些通道可彼此独立。HBM100可具有宽数据接口，所述宽数据接口可以高速度及低电力消耗执行操作。可在HBM100中执行自刷新操作。图2说明根据第一实施例的包含HBM100及图形处理单元(GPU)105的实例结构200。在一些实施例中，再驱动器106可安置于HBM100与GPU105之间以驱动信号。结构200可称为半导体装置、设备或系统，其是由控制器(未展示)或处理器(未展示)经由连接部分而存取。连接部分可为凸块、球或焊球。图3说明根据第一实施例的接口裸片101的电路的实例。在一些实施例中，接口裸片101的电路可包含存储器内建自测试(BIST)电路107以测试核心裸片102、内部电路108(如例如图4中展示)及输入缓冲器109以接收来自对应微凸块104的信号且将信号传达到对应TSV103。图4说明根据第二实施例的HBM400的第一实例。如图4中展示，HBM400可包含通过TSV403而彼此连接的接口裸片401及核心裸片的堆叠402(例如核心裸片402A及核心裸片402B)。在一些实施例中，接口裸片401可包含凸块404(例如凸块A及凸块B)，及内部电路408(其可具有接收器(Rx)410、发射器(Tx)411、收发器(TxRx)412、逻辑413及缓冲器414)。在一些实施例中，核心裸片402A可包含定位于DRAM存储器阵列415中的存储器单元、命令解码器416、自刷新振荡器417及数据控制器418。类似地，核心裸片402B可包含定位于DRAM存储器阵列415中的存储器单元、命令解码器416、自刷新振荡器417及数据控制器418。核心裸片402A及核心裸片402B可分别按命令操作且因此可彼此独立工作。图5说明根据第二实施例的在如图4中展示的核心A及核心B两者在自刷新状态中时的自刷新时序的实例。图6说明根据第二实施例的在如图4中展示的核心A在自刷新状态中且如图4中展示的核心B不在自刷新状态中时的自刷新时序的另一实例。在图5及图6中，self_osc表示自刷新振荡器信号，ACT表示主动命令(其可由GPU提供)，WR表示WRITE信号且RD表示READ信号。DRAM裸片102A具有自刷新功能且DRAM裸片102B也具有刷新功能。刷新功能可称为DRAM的自刷新模式。在自刷新模式中，DRAM可自动刷新存储器单元数据，且可激活DRAM中的全部存储器库以刷新存储器库的存储器单元数据。在第二实施例中，两个裸片102A及102B的刷新操作彼此独立执行，且因此所述两个刷新操作有时可同时出现，其在图5中可指示为相同时序。因此，两个裸片102A及102B的刷新操作的相同时序中的消耗电流可变得高于刷新操作的不同时序中的消耗电流。可以说，第二实施例HBM中的峰值电流有时可能在相同时序刷新操作中本文档来自技高网...

【技术保护点】
一种设备，其包括：接口芯片，其包括振荡器以产生原始时钟信号；第一存储器芯片，其包括响应于所述原始时钟信号而接收第一时钟信号的第一端子、被供应第一控制信号的第二端子、及当所述第一控制信号在作用中时响应于所述第一时钟信号而经受第一数据刷新操作的第一存储器单元；及第二存储器芯片，其包括响应于所述原始时钟信号而接收第二时钟信号的第三端子、被供应第二控制信号的第四端子、及当所述第二控制信号在作用中时响应于所述第二时钟信号而经受第二数据刷新操作的第二存储器单元。

【技术特征摘要】
【国外来华专利技术】2015.05.18 US 14/714,9621.一种设备，其包括：接口芯片，其包括振荡器以产生原始时钟信号；第一存储器芯片，其包括响应于所述原始时钟信号而接收第一时钟信号的第一端子、被供应第一控制信号的第二端子、及当所述第一控制信号在作用中时响应于所述第一时钟信号而经受第一数据刷新操作的第一存储器单元；及第二存储器芯片，其包括响应于所述原始时钟信号而接收第二时钟信号的第三端子、被供应第二控制信号的第四端子、及当所述第二控制信号在作用中时响应于所述第二时钟信号而经受第二数据刷新操作的第二存储器单元。2.根据权利要求1所述的设备，其中所述第二端子及所述第四端子将从所述接口芯片独立接收所述第一控制信号及所述第二控制信号。3.根据权利要求1所述的设备，其中所述第一端子及所述第二端子串联电耦合到所述接口芯片的所述振荡器。4.根据权利要求1所述的设备，其中所述第一端子及所述第二端子并联电耦合到所述接口芯片的所述振荡器。5.一种设备，其包括：芯片堆叠结构，其包括彼此堆叠的第一存储器芯片及第二存储器芯片；及接口芯片，其耦合到所述芯片堆叠结构，其中所述第一存储器芯片包括第一命令解码器电路、接收第一时钟信号的第一端子、耦合到所述第一命令解码器电路的第二端子、及多个第一存储器单元，其中所述第二存储器芯片包括第二命令解码器电路、接收第二时钟信号的第三端子、耦合到所述第二命令解码器电路的第四端子、第五端子、及多个第二存储器单元，其中所述第一存储器芯片的所述第二端子电耦合到所述第二存储器芯片的所述第五端子，且其中所述接口芯片包括分别电耦合到所述第二存储器芯片的所述第三端子、所述第四端子及所述第五端子的第六端子、第七端子及第八端子。6.根据权利要求5所述的设备，其中所述接口芯片包括振荡器以在所述第六端子处产生振荡信号，且其中所述第一芯片的所述第一端子电耦合到所述第二芯片的所述第三端子。7.根据权利要求5所述的设备，其中所述接口芯片包括第九端子及振荡器以分别在所述第六端子处产生第一振荡信号且在所述第九端子处产生第二振荡信号，且其中所述第二芯片包括电耦合到所述接口芯片的所述第九端子及所述第一芯片的所述第一端子的第十端子。8.根据权利要求6所述的设备，其中当所述第一命令解码器电路接收第一刷新命令时响应于所述第一端子处的所述第一时钟信号而刷新所述第一存储器单元，且其中当所述第二命令解码器电路接收第二刷新命令时响应于所述第三端子处的所述第二时钟信号而刷新所述第二存储器单元。9.一种设备，其包括：接口芯片，其包括振荡器以提供振荡器信号；第...

【专利技术属性】
技术研发人员：紫藤泰平，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US