与可变延迟相关的接口电路及包括其的半导体装置和系统制造方法及图纸

一种半导体装置可以包括接口电路。接口电路可以感测第一信号和第二信号的电平变化。接口电路可以根据感测结果而通过可变地将第一信号和第二信号延迟来产生第一输出信号和第二输出信号。接口电路可以将第一输出信号和第二输出信号传输至彼此相邻的第一信号传输线和第二信号传输线。

【技术实现步骤摘要】
与可变延迟相关的接口电路及包括其的半导体装置和系统相关申请的交叉引用本申请要求于2016年6月22日向韩国知识产权局提交的第10-2016-0078070号韩国专利申请的优先权，该案以引用的方式全文并入本文中。
各实施例可涉及一种半导体技术，更具体地，涉及一种接口电路，以及包含该接口电路的半导体装置和系统。
技术介绍
电子装置由大量电子组件组成。在这些电子装置中，计算机系统由通过半导体构建的许多电子组件来组成。半导体装置通过链路或总线耦接来通信。链路或总线由多个信号传输线组成，且半导体装置通过信号传输线来高速传输信号。由于这个原因，由于相邻的信号传输线相互干扰或相互耦接，可能会发生串扰。近来的一种技术趋势是发展能够以高速操作同时耗电较少的半导体装置。随着半导体装置以高速操作，在半导体装置之间传输的信号的频率在逐渐增加；而随着半导体装置用电变少，在半导体装置之间传输的信号的幅度正逐渐减小。因此，由串扰带来的噪声逐渐增加，这也可以成为给半导体装置之间的通信精确度造成负面影响的因素。另外，根据信号传输线的通道情况(诸如类型、长度和耦接等)，串扰可能会以各种方式发生。
技术实现思路
在一实施例中，可以提供一种半导体装置。半导体装置可以包括被配置为感测第一信号和第二信号的电平变化的接口电路。接口电路可以根据感测结果而通过可变地延迟第一信号和第二信号来产生第一输出信号和第二输出信号。接口电路可以将第一输出信号和第二输出信号传输给彼此相邻的第一信号传输线和第二信号传输线。在一实施例中，可以提供一种半导体装置。半导体装置可以包括接口电路，该接口电路可以被配置为接收通过彼此相邻的第一信号传输线和第二信号传输线传输来的第一输入信号和第二输入信号。接口电路可以被配置为基于第一输入信号和第二输入信号的电平变化而通过可变地延迟第一输入信号和第二输入信号来产生第一信号和第二信号。附图说明图1是示出根据一实施例的系统的配置的示例代表的图示。图2是示出在信号传输线之间发生的串扰的示例代表和用于在发射器电路侧处补偿串扰的概念的图示。图3是示出根据一实施例的接口电路的配置的示例代表的图示。图4是示出在图3中所示的预判控制电路的配置的示例代表的图示。图5是示出在图4中所示的控制信号发生电路的配置的示例代表的图示。图6是示出在图4中所示的选择逻辑电路的配置的示例代表的图示。图7a至图7c是示出根据各实施例的第一串扰补偿电路的配置的示例代表的图示。图8是根据一实施例的用于帮助解释接口电路的操作的时序图的示例代表。图9是示出在信号传输线之间发生的串扰的示例代表和用于在接收器电路侧处补偿串扰的概念的图示。图10是示出根据一实施例的接口电路的配置的示例代表的图示。具体实施方式下文中，以下将通过实施例的各种示例、参考附图来描述一种能够补偿串扰的接口电路以及包括该接口电路的半导体装置和系统。实施例可以提供一种接口电路和包括该接口电路的半导体装置和系统，该接口电路能够根据待通过相邻信号传输线传输的信号的电平变化通过可变地延迟信号然后发射信号，或者可变地延迟信号然后接收信号来补偿串扰。图1是示出根据一实施例的系统的配置的示例代表的图示。参见图1，根据一实施例的系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110和第二半导体装置120可以是相互通信的电子组件。在一实施例中，第一半导体装置110可以是主器件，而第二半导体装置120可以是由第一半导体装置110控制操作的从器件。例如，第一半导体装置110可以是诸如处理器的主机，且该处理器可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。另外，第一半导体装置110可以通过组合具有各种功能的处理器芯片(诸如应用处理器)而以片上系统(SOC)的方式来实现。第二半导体装置120可以是存储器，且该存储器可以包括易失性存储器或非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)或SDRAM(同步DRAM)，而非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、闪存存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(阻变RAM)或FRAM(铁电RAM)等。第一半导体装置110和第二半导体装置120可以通过总线130彼此耦接。总线130可以包括多个信号传输线131、132、13n-1和13n。总线130可以是通道或链路。第一半导体装置110和第二半导体装置120可以包括焊盘，且总线130可以耦接在第一半导体装置110的焊盘和第二半导体装置120的焊盘之间。第一半导体装置110可以包括用于与第二半导体装置120通信的接口电路111。接口电路111可以包括发射器电路TX113和接收器电路RX115。发射器电路113可以根据第一半导体装置110的内部信号来产生输出信号，并将输出信号通过总线130传输至第二半导体装置120。接收器电路115可以通过总线130接收从第二半导体装置120传输来的信号，并产生内部信号。相似地，第二半导体装置120可以包括用于与第一半导体装置110通信的接口电路121。接口电路121可以包括发射器电路TX123和接收器电路RX125。发射器电路123可以根据第二半导体装置120的内部信号来产生输出信号，并通过总线130将该输出信号传输至第一半导体装置110。接收器电路125可以通过总线130接收从第一半导体装置110传输来的信号，并产生内部信号。总线130可以是例如数据总线。第一半导体装置110的发射器电路113可以将第一半导体装置110的内部数据传输至第二半导体装置120，而第一半导体装置110的接收器电路115可以接收从第二半导体装置120传输来的数据。第二半导体装置120的发射器电路123可以将第二半导体装置120的内部数据传输至第一半导体装置110，而第二半导体装置120的接收器电路125可以接收从第一半导体装置110传输来的数据。第一半导体装置110和第二半导体装置120可以执行串行通信，且总线130可以传输串行类型的数据。为了快速地处理大量数据，第一半导体装置110和第二半导体装置120可以将串行类型的数据转换成并行类型的数据，并使用该并行类型的数据。接口电路111和121中的每一个可以包括用于将串行类型的数据转换成并行类型的数据的并行化器(parallelizer)。接口电路111和121中每一个可以包括用于将并行类型的数据转换成串行类型数据的串行化器(seriallizer)。总线130可以包括多个信号传输线131、132、13n-1和13n。接口电路111可以包括多个发射器电路和多个接收器电路，并且每一对发射器电路和接收器电路可以与信号传输线131、132、13n-1和13n中的每一个耦接。不同的信号可以通过多个信号传输线131、132、13n-1和13n来传输。例如，不同的数据可以通过多个信号传输线131、132、13n-1和13n来传输。信号传输线131和132可以彼此相邻，且信号传输线13n-1和13n可以彼此相邻。当通过相邻的信号传输线来传输信号或数据时，由于相邻信号本文档来自技高网...

【技术保护点】
一种半导体装置，包括：接口电路，被配置为感测第一信号和第二信号的电平变化，根据感测结果通过可变地延迟第一信号和第二信号来产生第一输出信号和第二输出信号，以及将第一输出信号和第二输出信号传输至彼此相邻的第一信号传输线和第二信号传输线。

【技术特征摘要】
2016.06.22 KR 10-2016-00780701.一种半导体装置，包括：接口电路，被配置为感测第一信号和第二信号的电平变化，根据感测结果通过可变地延迟第一信号和第二信号来产生第一输出信号和第二输出信号，以及将第一输出信号和第二输出信号传输至彼此相邻的第一信号传输线和第二信号传输线。2.根据权利要求1所述的半导体装置，其中，所述接口电路基于第一信号和第二信号改变为相同电平而通过将第一信号和第二信号延迟第一延迟量来产生第一输出信号和第二输出信号。3.根据权利要求2所述的半导体装置，其中，所述接口电路基于第一信号和第二信号中仅有任意一个信号的电平改变而通过将第一信号和第二信号延迟第二延迟量来产生第一输出信号和第二输出信号，且所述第二延迟量大于所述第一延迟量。4.根据权利要求3所述的半导体装置，其中，所述接口电路基于第一信号和第二信号改变为不同的电平而通过将第一信号和第二信号延迟第三延迟量来产生第一输出信号和第二输出信号，且所述第三延迟量大于所述第二延迟量。5.一种半导体装置，包括：预判控制电路，被配置为感测第一信号和第二信号的电平变化，以及产生延迟控制信号；第一串扰补偿电路，被配置为基于所述延迟控制信号来可变地延迟第一信号，以及产生第一输出信号；以及第二串扰补偿电路，被配置为基于所述延迟控制信号来可变地延迟第二信号，以及产生第二输出信号。6.根据权利要求5所述的半导体装置，其中，所述预判控制电路感测第一信号和第二信号的电平变化，以及产生先导信号和滞后信号。7.根据权利要求6所述的半导体装置，其中，所述预判控制电路基于第一信号和第二信号改变为相同电平而使能所述先导信号以及禁止所述滞后信号。8.根据权利要求7所述的半导体装置，其中，所述预判控制电路基于第一信号和第二信号中仅有任意一个信号的电平改变而禁止所述先导信号和所述滞后信号两者。9.根据权利要求8所述的半导体装置，其中，所述预判控制电路基于第一信号和第二信号改变为不同电平而禁止所述先导信号以及使能所述滞后信号。10.根据权利要求9所述的半导体装置，其中，所述第一串扰补偿电路基于所述先导信号被...

【专利技术属性】
技术研发人员：沈钟周，金亨洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR