半导体元件制造技术

本发明专利技术公开了一种半导体元件，包括形成于基板中的高压及低压金属氧化物半导体。高压金属氧化物半导体包括第一导电型与第一掺杂程度的第一半导体区、第一导电型与第二掺杂程度的第二半导体区、第二导电型的第三半导体区、及第一导电型的第四半导体区。第二掺杂程度低于第一掺杂程度。第一、第二、第三、与第四半导体区是依序沿第一方向排列，且分别是高压金属氧化物半导体的漏极区、漂移区、通道区、与源极区。低压金属氧化物半导体包括第四半导体区、第二导电型的第五半导体区、与第一导电型的第六半导体区。第四、第五、与第六半导体区是依序沿第二方向排列，且分别是低压金属氧化物半导体的漏极区、通道区、与源极区。第二方向不同于第一方向。

【技术实现步骤摘要】
半导体元件
本专利技术是有关于一种半导体元件，且特别是有关于一种高压静电放电防护(highvoltageelectrostaticdischarge(ESD)protection)元件。
技术介绍
双载子-互补金属氧化物半导体-双重扩散金属氧化物半导体(Bipolar-CMOS-DMOS(BCD)，其中CMOS代表「互补式金属氧化物半导体」，DMOS代表「双重扩散式金属氧化物半导体」)以及三阱工艺技术(triplewellprocess)已广泛地使用于高压半导体元件的应用上，例如是静电放电防护(ESDprotection)。一般而言，高压静电放电防护元件的静电放电防护效能取决于元件的栅极的总宽度及元件的表面或侧面标尺(lateralrule)。对于尺寸较小的高压静电放电防护元件而言，其表面-体积比(surface-bulkratio)相较于较大尺寸的元件是更大，因而尺寸较小的高压静电放电防护元件在元件的效能上具有较大的影响力。因此，在相对较小尺寸的元件中取得优良的静电放电防护效能是更具有挑战性。再者，由于元件的操作电压增加，芯片上的静电放电防护的设计亦变得更具挑战性。高压静电放电防护元件通常具有低导通电阻(on-stateresistance，RDS-on)的特性。当静电放电产生时，静电放电的电流容易集中在靠近高压防护元件的表面或是源极之处，因而于表面结区域(surfacejunctionregion)导致高电流密度及电场，并在这些区域造成物理性的破坏。因此，相较于具有较大导通电阻的元件，高压防护元件的表面对于其效能可能具有较大的影响，且表面及侧面标尺因而在高压防护元件中扮演了更重要的角色。高压防护元件的其他特性包括例如是高崩溃电压(breakdownvoltage)，崩溃电压通常高于高压防护元件的操作电压。又，高压元件的触发电压Vtl(triggervoltage，Vt1)通常远高于高压元件的崩溃电压。因此，在静电放电的过程中，在高压防护元件导通以提供静电防护之前，受到防护的元件或是内部电路(亦称作防护元件/电路)可能会面临损坏的风险。一般而言，为了降低高压防护元件的触发电压，可能需要再构建一个额外的外部静电放电侦测电路。高压防护元件通常具有低保持电压(holdingvoltage)的特性。低保持电压可能导致高压防护元件被不想要的噪声、或开机峰值电压(power-onpeakvoltage)或突波电压(surgevoltage)所触发，因而在正常操作过程中可能发生闩锁(latch-up)效应。再者，高压防护元件可能具有场板效应(fieldplateeffect)。亦即，高压防护元件中电场的分布对于连接于不同元件或连接于元件的不同部分的线路的配线(routing)是敏感的。静电放电的电流更易于集中在靠近高压元件的表面或是源极之处。
技术实现思路
本专利技术是有关于一种半导体元件，半导体元件包括一基板、一形成于基板中的高压金属氧化物半导体结构(HVMOS)、及一形成于基板中的低压金属氧化物半导体结构(LVMOS)。高压金属氧化物半导体结构包括一第一半导体区、一第二半导体区、一第三半导体区、及一第四半导体区。第一半导体区具有一第一导电型与一第一掺杂程度。第二半导体区具有第一导电型与一第二掺杂程度，第二掺杂程度是低于第一掺杂程度。第三半导体区具有一第二导电型。第四半导体区具有第一导电型。第一半导体区、第二半导体区、第三半导体区、与第四半导体区是依序沿一第一方向排列，且第一半导体区、第二半导体区、第三半导体区、与第四半导体区分别是高压金属氧化物半导体结构的一漏极区、一漂移区、一通道区、与一源极区。低压金属氧化物半导体结构包括第四半导体区、一具有第二导电型的第五半导体区、与一具有第一导电型的第六半导体区。第四半导体区、第五半导体区、与第六半导体区是依序沿一第二方向排列，第二方向不同于第一方向，且第四半导体区、第五半导体区、与第六半导体区分别是低压金属氧化物半导体结构的一漏极区、一通道区、与一源极区。本专利技术亦有关于一种半导体元件，半导体元件包括一基板、一形成于基板中的第一金属氧化物半导体结构、及一形成于基板中的第二金属氧化物半导体结构。第一金属氧化物半导体结构包括一第一漏极区、一第一通道区、与一第一源极区。第一漏极区、第一通道区、与第一源极区是依序沿一第一方向排列。第二金属氧化物半导体结构包括一第二漏极区、一第二通道区、与一第二源极区。第二漏极区、第二通道区、与第二源极区是依序沿一第二方向排列，第二方向不同于第一方向。第一源极区与该第二漏极区在基板中共享一共同的半导体区。本专利技术亦有关于一种半导体元件，半导体元件包括一基板、及形成于基板中的一第一半导体区、一第二半导体区、一第三半导体区、一第四半导体区、一第五半导体区、与一第六半导体区。第一半导体区、第二半导体区、第三半导体区、与该第四半导体区是依序沿一第一方向排列。第四半导体区、第五半导体区、与第六半导体区是依序沿一第二方向排列，第二方向不同于第一方向。第一半导体区具有一第一导电型与一第一掺杂程度。第二半导体区具有第一导电型与一第二掺杂程度，第二掺杂程度是低于第一掺杂程度。第三半导体区具有一第二导电型。第四半导体区具有第一导电型。第五半导体区具有第二导电型。第六半导体区具有第一导电型。与本说明书一致的特征与优点将部分描述于下文中，且部分的特征与优点由下列描述可清楚理解、或可通过本说明书的实际应用来得知。这些特征与优点将通过随附的本申请权利要求范围中所特别指出的元件及其组合而得以理解并获知。应理解的是，上文中一般性的描述与下文中详细描述的实施方式皆仅用以作为示范及解释，而并非用以限定本专利技术。为了加以说明本专利技术的原则，下文特举实施例，并配合说明书中的所附图式，作详细说明如下。附图说明图1A至图1C是根据本专利技术的一示范性的实施例的一静电放电防护元件的等效电路图。图2是根据本专利技术的示范性的实施例的一部分的静电放电防护元件的平面图。图3A至图3D是根据本专利技术的示范性的实施例以分别地沿图2中的A-A’、B-B’、C-C、与D-D’的剖面线的静电放电防护元件的剖面图。图4A至图4B是根据本专利技术的另一示范性的实施例的一静电放电防护元件的剖面图。图5A至图5B是根据本专利技术的又一示范性的实施例的一静电放电防护元件的剖面图。图6A至图6B是根据本专利技术的实施例的测量传统式静电放电防护元件及新式静电放电防护元件的电流-电压曲线图。图7A至图7B是根据本专利技术的实施例的测量传统式静电放电防护元件及新式静电放电防护元件的传输线脉冲曲线图。【符号说明】100：静电放电防护元件102：高压金属氧化物半导体结构104：低压金属氧化物半导体结构102-2：高压漏极102-4：高压栅极102-6：高压源极102-8：高压本体104-2：低压漏极104-4：低压栅极104-6：低压源极104-8：低压本体106：电源供应终端108：电路接地终端110：内部电路112、114、120：寄生双极结晶体管202：基板204：高压N型阱204-1：第一高压N型阱部分204-2：第二高压N型阱部分206：P型本体206-1：第一P型本体部分206-2：第二P型本体部分206-3：第三P型本体部分208-1：第一N型本文档来自技高网...

【技术保护点】
一种半导体元件，包括：一基板；一高压金属氧化物半导体结构，形成于该基板中，该高压金属氧化物半导体结构包括：一第一半导体区，具有一第一导电型与一第一掺杂程度，该第一半导体区是该高压金属氧化物半导体结构的一漏极区；一第二半导体区，具有该第一导电型与一第二掺杂程度，该第二掺杂程度是低于该第一掺杂程度，该第二半导体区是该高压金属氧化物半导体结构的一漂移区；一第三半导体区，具有一第二导电型，该第三半导体区是该高压金属氧化物半导体结构的一通道区；以及一第四半导体区，具有该第一导电型，该第四半导体区是该高压金属氧化物半导体结构的一源极区，其中该第一半导体区、该第二半导体区、该第三半导体区、与该第四半导体区是依序沿一第一方向排列；一低压金属氧化物半导体结构，形成于该基板中，该低压金属氧化物半导体结构包括：一第五半导体区，具有该第二导电型，该第五半导体区是该低压金属氧化物半导体的一通道区；及一第六半导体区，具有该第一导电型，该第六半导体区是该低压金属氧化物半导体结构的一源极区，其中：该第四半导体区是该低压金属氧化物半导体结构的一漏极区，且该第四半导体区、该第五半导体区、与该第六半导体区是依序沿一第二方向排列，该第二方向不同于该第一方向。...

【技术特征摘要】
1.一种半导体元件，包括：一基板；一高压金属氧化物半导体结构，形成于该基板中，该高压金属氧化物半导体结构包括：一第一半导体区，具有一第一导电型与一第一掺杂程度，该第一半导体区是该高压金属氧化物半导体结构的一漏极区；一第二半导体区，具有该第一导电型与一第二掺杂程度，该第二掺杂程度是低于该第一掺杂程度，该第二半导体区是该高压金属氧化物半导体结构的一漂移区；一第三半导体区，具有一第二导电型，该第三半导体区是该高压金属氧化物半导体结构的一通道区；以及一第四半导体区，具有该第一导电型，该第四半导体区是该高压金属氧化物半导体结构的一源极区，其中该第一半导体区、该第二半导体区、该第三半导体区、与该第四半导体区是依序沿一第一方向排列；一低压金属氧化物半导体结构，形成于该基板中，该低压金属氧化物半导体结构包括：一第五半导体区，具有该第二导电型，该第五半导体区是该低压金属氧化物半导体的一通道区；及一第六半导体区，具有该第一导电型，该第六半导体区是该低压金属氧化物半导体结构的一源极区，其中：该第四半导体区是该低压金属氧化物半导体结构的一漏极区，且该第四半导体区、该第五半导体区、与该第六半导体区是依序沿一第二方向排列，该第二方向不同于该第一方向。2.根据权利要求1所述的半导体元件，其中该第二方向是垂直于该第一方向。3.根据权利要求1所述的半导体元件，其中：该第一半导体区是该高压金属氧化物半导体结构的一第一漏极区，该第二半导体区是该高压金属氧化物半导体结构的一第一漂移区，且该第三半导体区是该高压金属氧化物半导体结构的一第一通道区，该高压金属氧化物半导体结构更包括：一第七半导体区，具有该第二导电型，该第七半导体区是该高压金属氧化物半导体结构的一第二通道区，对于该第四半导体区而言，该第三半导体区与该第七半导体区是彼此对称地排列；一第八半导体区，具有该第一导电型与一第三掺杂程度，该第八半导体区是该高压金属氧化物半导体结构的一第二漂移区，对于该第四半导体区而言，该第二半导体区与该第八半导体区是彼此对称地排列；及一第九半导体区，具有该第一导电型及一第四掺杂程度，该第四掺杂程度高于该第三掺杂程度，该第九半导体区是该高压金属氧化物半导体结构的一第二漏极区，且对于该第四半导体区而言，该第一半导体区与该第九半导体区是彼此对称地排列。4.根据权利要求3所述的半导体元件，其中：该第一掺杂程度等于该第四掺杂程度，且该第二掺杂程度等于该第三掺杂程度。5.根据权利要求3所述的半导体元件，其中该第二半导体区与该第八半导体区是一连续性阱中的多个部分，该连续性阱具有该第一导电型，且该连续性阱是形成于该基板中。6.根据权利要求1所述的半导体元件，更包括：一第一栅极介电膜，该第一栅极介电膜是形成于该第三半导体区之上；一第一栅极电极，该第一栅极电极是形成于该第一栅极介电膜之上；一第二栅极介电膜，该第二栅极介电膜是形成于该第五半导体区之上；及一第二栅极电极，该第二栅极电极是形成于该第二栅极介电膜之上。7.根据权利要求6所述的半导体元件，其中：该第三半导体区与该第五半导体区是一连续性阱之中的多个部分，该连续性阱具有该第二导电型，且该连续性阱是形成于该基板中，该第一栅极介电膜与该第二栅极介电膜是一连续性薄介电膜之中的多个部分，该连续性薄介电膜是形成于该基板之上，且该第一栅极电极与该第二栅极电极是一连续性多晶硅层中的多个部分，该连续性多晶硅层...

【专利技术属性】
技术研发人员：陈信良，陈永初，吴锡垣，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71