包括共连接的垂直单元串的半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置，其包括：衬底上的各位线；衬底与位线之间的栅极结构；栅极结构与位线之间的共源极线；以及将位线连接至共源极线的沟道结构。沟道结构中的每一个可包括：多个第一垂直部分，其穿过栅极结构并且连接至位线；第二垂直部分，其穿过栅极结构并且连接至共源极线；以及水平部分，其设置在衬底与栅极结构之间，以将第一垂直部分与第二垂直部分彼此连接。

【技术实现步骤摘要】
【专利说明】包括共连接的垂直单元串的半导体装置相关申请的交叉引用本专利申请要求于2014年7月9日在韩国知识产权局提交的韩国专利申请N0.10-2014-0086182的优先权，该申请的内容以引用方式全文并入本文中。
本专利技术构思的示例实施例涉及半导体装置及其制造方法，并且具体地涉及具有三维排列的存储器单元的三维半导体存储器装置及其制造方法。
技术介绍
高度集成的半导体装置的持续发展一部分受消费者对低成本、高性能产品的需求刺激。实际上，尤其就半导体装置而言，提高的装置集成度是实现满足市场需求的价格点的主要因素。按照常规，半导体存储器装置包括平面或二维(2D)存储器单元阵列，g卩，具有在二维平面中布置的存储器单元的存储器单元阵列。这种装置的进一步集成随着图案化技术接近实际极限变得更困难(和更昂贵)。无论如何，将会需要超级昂贵的处理设备以实现2D存储器单元阵列装置集成的主要发展。结果，提出了其中存储器单元阵列的存储器单元按照三维排列的三维(3D)半导体存储器装置。
技术实现思路
根据本专利技术构思的示例实施例，一种半导体装置可包括:衬底上的各位线；衬底与位线之间的栅极结构；栅极结构与位线之间的共源极线；以及将位线连接至共源极线的沟道结构。沟道结构中的每一个可包括:第一垂直部分，其穿过栅极结构并且连接至位线；第二垂直部分，其穿过栅极结构并且连接至共源极线；以及水平部分，其位于衬底与栅极结构之间，以将第一垂直部分与第二垂直部分彼此连接。在示例实施例中，在沟道结构中的每一个中，第一垂直部分中的每一个可连接至对应的一根位线。在示例实施例中，栅极结构可包括:堆叠在衬底上的各字线；字线与位线之间的串选择线；以及字线与共源极线之间的地选择线。字线可包括位于衬底与串选择线之间的上字线以及位于衬底与地选择线之间的下字线，并且下字线可沿着平行于衬底的表面(诸如衬底的顶表面)的方向与上字线间隔开。在示例实施例中，在沟道结构中的每一个中，第一垂直部分中的每一个可穿过上字线和串选择线，并且第二垂直部分可穿过下字线和地选择线。在示例实施例中，当在平面图中看时，在沟道结构中的每一个中，水平部分可不仅与上字线重叠而且与下字线重叠。 在示例实施例中，所述半导体装置还可包括穿过栅极结构的电极分离图案。电极分离图案可位于串选择线与地选择线之间以及上字线与下字线之间。在示例实施例中，在沟道结构中的每一个中，第一垂直部分中的每一个可穿过上字线和串选择线，并且第二垂直部分可穿过下字线和地选择线。串选择线、地选择线和字线可平行于第一方向延伸，并且串选择线可沿着与第一方向交叉的第二方向与地选择线间隔开。沟道结构可包括沿着第二方向彼此相邻的一对沟道结构，并且所述一对沟道结构的第二垂直部分可共享下字线和地选择线。在示例实施例中，所述一对沟道结构中的一个沟道结构的第一垂直部分可穿过串选择线和上字线，并且所述一对沟道结构中的另一个沟道结构的第一垂直部分可穿过另一串选择线和其它上字线，所述另一串选择线和其它上字线与所述串选择线和上字线通过介于它们之间的地选择线和下字线间隔开。在示例实施例中，共源极线可包括彼此间隔开的第一共源极线和第二共源极线，并且沟道结构中的每一个的第二垂直部分可包括分别与第一共源极线和第二共源极线耦合的一对第二垂直部分。在示例实施例中，在沟道结构中的每一个中，第一垂直部分中的每一个可连接至对应的一根位线。在示例实施例中，栅极结构可包括:堆叠在衬底上的各字线；字线与位线之间的串选择线；以及字线与共源极线之间的地选择线。字线可包括位于衬底与串选择线之间的上字线和位于衬底与地选择线之间的下字线，并且下字线可沿着平行于衬底的表面(诸如衬底的顶表面)的方向与上字线间隔开。在沟道结构中的每一个中，第一垂直部分中的每一个可穿过串选择线和上字线，并且所述一对第二垂直部分中的每一个可穿过地选择线和下字线。在示例实施例中，串选择线、地选择线和字线平行于第一方向延伸，并且串选择线和地选择线沿着与第一方向交叉的第二方向彼此间隔开。沟道结构可包括沿着第二方向彼此相邻的一对沟道结构，并且所述一对沟道结构的第二垂直部分共享下字线和地选择线。在示例实施例中，当在平面图中看时，所述一对沟道结构的第二垂直部分可位于衬底上以形成z字形排列。在示例实施例中，栅极结构可包括:堆叠在衬底上的各字线；字线与位线之间的串选择线；字线与共源极线之间的地选择线；以及相邻的地选择线，其位于字线与共源极线之间并且与所述地选择线通过介于它们之间的串选择线间隔开。地选择线下方的字线可与串选择线下方的字线沿着平行于衬底的表面(诸如衬底的顶表面)的方向间隔开，并且串选择线和相邻的地选择线可位于串选择线下方的字线上并且可彼此水平地分离开。在示例实施例中，所述半导体装置还可包括位于串选择线与相邻的地选择线之间的绝缘图案。在示例实施例中，字线、串选择线、地选择线和相邻的地选择线平行于第一方向延伸，并且串选择线、地选择线和相邻的地选择线可沿着与第一方向交叉的第二方向彼此分离开。地选择线下方的字线可沿着第二方向与串选择线下方的字线间隔开，并且绝缘图案可为沿着第一方向延伸的线形图案。在示例实施例中，栅极结构还可包括相邻的串选择线，该相邻的串选择线位于字线与位线之间，并且与串选择线通过介于它们之间的地选择线间隔开，并且地选择线和相邻的串选择线可在地选择线下方的字线上彼此水平地分离开。在示例实施例中，在沟道结构中的每一个中，第一垂直部分中的每一个可穿过串选择线及其下方的字线，并且第二垂直部分可穿过地选择线及其下方的字线。在示例实施例中，当在平面图中看时，在沟道结构中的每一个中，水平部分可与串选择线和地选择线下方的字线重叠。在示例实施例中，串选择线可包括彼此水平地间隔开的一对串选择线。在示例实施例中，在沟道结构中的每一个中，至少一对第一垂直部分可分别穿过所述一对串选择线，并且可共同连接至对应的一根位线。根据本专利技术构思的示例实施例，一种半导体装置，可包括共源极线、多根位线和它们之间的单元串。单元串中的每一个可包括:多个上串，它们各自连接至对应的一根位线；以及下串，其连接至共源极线。所述多个上串可共同连接至下串。根据本专利技术构思的其它示例实施例，一种半导体装置可包括非易失性存储器单元的第一串、第二串和第三串，它们堆叠在衬底上并且彼此间隔开，以使得非易失性存储器单元的第一串、第二串和第三串各自包括邻近衬底的第一端和远离衬底的第二端。这些实施例还包括第一导线、第二导线和第三导线，它们各自分别连接至非易失性存储器单元的第一串、第二串和第三串的对应的第二端。第四导线共同地连接非易失性存储器单元的第一串、第二串和第三串的第一端。在示例实施例中，第一导线、第二导线和第三导线包括金属，第四导线包括半导体材料。在示例实施例中，第一导线至第四导线全部平行于衬底的表面延伸。在示例实施例中，非易失性存储器单元的第一串和第三串各自还包括串选择晶体管而没有地选择晶体管，并且非易失性存储器单元的第二串包括地选择晶体管而没有串选择晶体管。在示例实施例中，非易失性存储器单元的第四串堆叠在衬底上，并且与非易失性存储器单元的第一串至第三串间隔开。非易失性存储器单元的第四串包括邻近衬底的第一端和远离衬底的第二端。第五导线连接至非易失性存储器单元的第四串的本文档来自技高网...

【技术保护点】
一种半导体装置，包括：衬底上的各位线；所述衬底与所述位线之间的栅极结构；所述栅极结构与所述位线之间的共源极线；以及将所述位线连接至所述共源极线的各沟道结构，其中，所述沟道结构中的每一个包括：第一垂直部分，其穿过所述栅极结构并且连接至所述位线；第二垂直部分，其穿过所述栅极结构并且连接至所述共源极线；以及水平部分，其位于所述衬底与所述栅极结构之间，以将所述第一垂直部分与所述第二垂直部分彼此连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄盛珉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR