一种同步接口的SRAM设计方法技术

本发明专利技术涉及数据传输领域，特别涉及静态随机存取存储器作为媒介的数据传输领域。本发明专利技术提供一种同步接口的SRAM设计方法，它大大缩减了SRAM的引脚数量，缩小了实现同样功能的SRAM的面积。本发明专利技术主要包括以下部分：首先，SRAM的接口为同步接口，内置CLK以及PLCK两个时钟周期。其次，在程序时钟周期下设垂直同步(帧同步)，水平同步(行同步)。再者，对所有的数据区都保持可读的状态，同时，所有的数据区间隔着保持可写的状态，即保留一些数据区为无效区，直接略过，保证足够的空间进行数据阅读状态。

A SRAM design method for synchronous interface

The present invention relates to the field of data transmission, in particular the field of data transmission of static random access memory as a medium. The invention provides a SRAM design method for synchronous interface, which greatly reduces the number of SRAM pins and reduces the area of the SRAM that implements the same function. The present invention mainly includes the following parts: first, the interface of SRAM is a synchronous interface, a built-in CLK and a two clock cycle of PLCK. Secondly, vertical synchronization (frame synchronization), horizontal synchronization (line synchronization) are set in the program clock cycle. Moreover, all data areas are readable. Meanwhile, all data regions are kept in a state of readability. That is to say, keep some data areas as invalid regions, and skip directly, ensuring enough space for data reading.

【技术实现步骤摘要】
一种同步接口的SRAM设计方法
本专利技术涉及数据传输领域，特别涉及静态随机存取存储器作为媒介的数据传输领域。
技术介绍
静态随机存取存储器(SRAM，StaticRandomAccessMemory)是随机存取存储器的一种，与动态随机存取存储器(DRAM，DynamicRandomAccessMemory)相比，不需要配合内存刷新电路，即能保存内部存储的数据。静态随机存取存储器使用的系统主要有：CPU与主存之间的高速缓存；CPU内部的L1/L2或外部的L2高速缓存；CPU外部扩充用的COAST高速缓存；CMOS146818芯片(RT&CMOSSRAM)。与DRAM相比，其速度显然更快，但是由于其存储单元器件较多，功耗大，集成度不高，同样存储单位的SRAM要比DRAM体积更大，成本更高，功耗更大，因此在主板上很少用到作为用量较大的主存。
技术实现思路
为了解决SRAM因体积因素导致不能广泛应用于主存的问题，提高SRAM的集成度，充分发挥SRAM在存储数据领域的优势，节省SRAM成本，本专利技术提供一种同步接口的SRAM设计方法，它大大缩减了SRAM的引脚数量，缩小了实现同样功能的本文档来自技高网...

【技术保护点】
一种同步接口的SRAM设计方法，其SRAM与外部数据的接口为同步数据接口。

【技术特征摘要】
1.一种同步接口的SRAM设计方法，其SRAM与外部数据的接口为同步数据接口。2.一种同步接口的SRAM设计方法，内置CLK以及PLCK两个时钟周期。3.一种同步接口的SRAM设计方法，有读取和写入数据两类数据区。4.根据权利要求2所述的同步接口的SRAM设计方法，其程序时钟周期...

【专利技术属性】
技术研发人员：王洪，
申请(专利权)人：北京迪文科技有限公司，
类型：发明
国别省市：北京,11