The invention provides a method for forming trench isolation integrated circuit (e.g., STI) method, the method includes: a semiconductor substrate formed on the pad oxide layer and the nitride layer is then formed; penetrating through the structure of the executive trench is etched to form a trench; deposited trench oxide layer on the upper part of the structure to form fill the trench; depositing a sacrificial planarizing layer on the deposited oxide above the sacrificial planarizing layer of the trench oxide layer has an etching selectivity; performing planarization etching process, the removal of the sacrificial planarizing layer and reduce the surface changes on the surface of the trench oxide layer in the oxide etch execution; the process is selective to remove the remaining portion of the trench oxide layer by filling the trench outside the trench oxide layer; and removing the residual nitride The material layer allows the remaining oxide filled groove to define a groove isolating structure above the exposed surface of the semiconductor substrate.
【技术实现步骤摘要】
【国外来华专利技术】形成浅沟槽隔离(STI)结构的方法
本专利技术涉及半导体集成电路(IC)制造,且更特定来说,涉及形成例如用于互补金属氧化物半导体(CMOS)装置的浅沟槽隔离结构(STI)的方法。
技术介绍
浅沟槽隔离(STI)是防止邻近半导体装置组件之间的电流泄漏的集成电路特征。STI结构常用于CMOS装置中,且通常在半导体装置制造过程初期、在形成晶体管之前形成。常规STI过程的关键步骤涉及在硅衬底中蚀刻沟槽的图案;沉积一或多种电介质材料(例如,二氧化硅)以填充所述沟槽;及使用化学机械平坦化(CMP)移除过量电介质。然而,常规STI形成中涉及的CMP处理可引起一或多个相关问题。举例来说,CMP工艺可产生显著中心到边缘偏置,其可导致横跨晶片的足够变化以造成良率下降。作为另一实例,CMP可造成场氧化物的局部非均匀性及凹陷。此外,CMP工艺可将氧化物残余物留在最大作用区域上,其可造成导致良率损失的SiN残余物。最后,使用CMP的常规STI形成处理涉及相对大数目的步骤。
技术实现思路
根据本专利技术的教示,可在不使用CMP及/或在与常规技术相比运用减小数目的步骤的情况下形成沟槽隔离结构,例如,浅沟槽隔离(STI)。在一个实施例中,一种形成用于集成电路的沟槽隔离结构(例如,STI)的方法包含:在半导体衬底上方形成薄垫氧化物层,接着形成氮化物层;穿透所述氮化物层、所述垫氧化物及所述半导体衬底的部分执行沟槽蚀刻工艺以形成沟槽;沉积沟槽氧化物层于所述氮化物层的剩余部分上方且将其延伸到所述沟槽中以形成经填充沟槽;沉积牺牲平坦化层于所述经沉积氧化物上方,所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻 ...
【技术保护点】
一种形成用于集成电路的沟槽隔离结构的方法,所述方法包括:在半导体衬底上方形成氮化物层;穿透所述氮化物层及所述半导体衬底的部分执行沟槽蚀刻工艺以形成沟槽;沉积沟槽氧化物层于所述氮化物层的剩余部分上方且使其延伸到所述沟槽中以形成经填充沟槽;沉积牺牲平坦化层于所述沟槽氧化物层上方,所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻选择性;执行多步骤蚀刻工艺,其:移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化;及移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分;及移除所述氮化物层的所述剩余部分,使得所述经填充沟槽的剩余氧化物界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。
【技术特征摘要】
【国外来华专利技术】2015.06.10 US 14/735,3591.一种形成用于集成电路的沟槽隔离结构的方法,所述方法包括:在半导体衬底上方形成氮化物层;穿透所述氮化物层及所述半导体衬底的部分执行沟槽蚀刻工艺以形成沟槽;沉积沟槽氧化物层于所述氮化物层的剩余部分上方且使其延伸到所述沟槽中以形成经填充沟槽;沉积牺牲平坦化层于所述沟槽氧化物层上方,所述牺牲平坦化层对所述沟槽氧化物层具有蚀刻选择性;执行多步骤蚀刻工艺,其:移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化;及移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分;及移除所述氮化物层的所述剩余部分,使得所述经填充沟槽的剩余氧化物界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。2.根据权利要求1所述的方法,其中多步骤蚀刻工艺包括:(a)平坦化蚀刻工艺,其移除所述牺牲平坦化层且减小所述沟槽氧化物层的上表面中的表面变化;及(b)氧化物蚀刻工艺,其对所述沟槽氧化物层具有选择性以移除所述经填充沟槽外侧的所述沟槽氧化物层的剩余部分。3.根据权利要求1或权利要求2所述的方法,其中:所述沟槽蚀刻工艺形成多个沟槽;使所述沟槽氧化物层沉积到所述多个沟槽中以形成多个经填充沟槽;所述氧化物蚀刻工艺移除所述多个经填充沟槽外侧的所述沟槽氧化物层的剩余部分;及氮化物移除工艺移除所述氮化物层的所述剩余部分,使得所述多个经填充沟槽中的每一者的剩余氧化物界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。4.根据权利要求2或权利要求3所述的方法,其中所述平坦化蚀刻工艺包含:第一蚀刻,其对所述平坦化层的选择性高于所述沟槽氧化物层;第二蚀刻,其对所述沟槽氧化物层的选择性高于所述平坦化层;及第三蚀刻,其比所述第一蚀刻的选择性低,其中所述第二蚀刻以类似速率移除所述沟槽氧化物层及所述平坦化层直到所述平坦化层被移除为止。5.根据权利要求2到4中任一权利要求所述的方法,其中执行所述氧化物蚀刻工艺直到将所述经氧化物填充沟槽的顶部表面向下蚀刻到邻近所述经氧化物填充沟槽的所述氮化物层的所述剩余部分的顶部表面下方的预定义距离为止。6.根据权利要求2到4中任一权利要求所述的方法,其中执行所述氧化物蚀刻工艺直到将所述经氧化物填充沟槽的顶部表面向下蚀刻到邻近所述经氧化物填充沟槽的所述半导体衬底的顶部表面上方的预定义距离为止。7.根据前述权利要求中任一权利要求所述的方法,其中:所述多步骤蚀刻工艺包括多步骤平坦化蚀刻工艺;且通过所述多步骤平坦化蚀刻工艺执行所述移除所述氮化物层的所述剩余部分的步骤。8.根据权利要求7所述的方法,其中多步骤蚀刻工艺包括四步骤平坦化蚀刻工艺。9.根据权利要求7所述的方法,其中所述多步骤平坦化蚀刻工艺包含对氧化物具有选择性的蚀刻,所述蚀刻经执行直到将所述经氧化物填充沟槽的顶部表面向下蚀刻到邻近所述经氧化物填充沟槽的所述半导体衬底的顶部表面上方的预定义距离为止。10.根据前述权利要求中任一权利要求所述的方法,其中所述平坦化层包括有机硅酸盐。11.根据前述权利要求中任一权利要求所述的方法,其中所述平坦化层包括有机硅氧烷基聚合物。12.根据前述权利要求中任一权利要求所述的方法,其中所述有机硅酸盐包括具有化学式RxCH3ySiOz的有机硅氧烷基聚合物,其中R是有机生色团。13.根据前述权利要求中任一权利要求所述的方法,其中将所述平坦化层旋涂于所述经沉积氧化物上方。14.根据前述权利要求中任一权利要求所述的方法,其中所述方法是在无需化学机械平坦化CMP工艺的情况下执行。15.根据前述权利要求中任一权利要求所述的方法,其中在半导体衬底上方形成所述氮化物层包括在所述半导体衬底上方形成薄垫氧化物且随后在所述薄垫氧化物上方形成所述氮化物层。16.一种半导体裸片,其包括:半导体衬底;及多个沟槽隔离结构,其通过一...
【专利技术属性】
技术研发人员:贾斯丁·希罗奇·萨托,格雷戈里·艾伦·斯托姆,
申请(专利权)人:密克罗奇普技术公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。