具有银纳米层的粗糙引线框制造技术

公开了具有银纳米层的粗糙引线框。一个或多个实施例涉及引线框和引线框半导体封装体。一个实施例涉及具有一个或多个裸片焊盘的铜引线框以及具有粗糙化表面的一条或多条引线。覆盖引线框的裸片焊盘的粗糙化表面的是银(Ag)纳米层。该纳米层的厚度优选地具有对应于该铜引线框的该粗糙化表面的厚度。例如，在一个实施例中，该铜引线框被粗糙化以具有平均约10纳米的峰和谷并且纳米层的厚度为10纳米。覆盖该Ag纳米层的一部分的是Ag微米层，其提供适当的键合表面以便通过粘合剂材料将半导体裸片耦合到裸片焊盘。

A rough lead frame with a silver nano layer

A rough lead frame with a silver nano layer is disclosed. One or more embodiments involve a lead frame and a lead frame semiconductor package. One embodiment involves a copper lead frame with one or more bare plates and one or more leads with a rough surface. The rough surface of the bare plate covering the lead frame is the silver (Ag) nano layer. The thickness of the nanoscale is preferably with the thickness of the rough surface corresponding to the copper lead frame. For example, in one embodiment, the copper lead frame is roughened with an average of about 10 nm and peak and nano layer thickness of 10 nm. Part of the Ag nano layer is the Ag micron layer, which provides the appropriate bonding surface to connect the semiconductor die to the bare pad by adhesive material.

【技术实现步骤摘要】
具有银纳米层的粗糙引线框
本公开的实施例涉及引线框封装体及其制造方法。
技术介绍
引线框封装体广泛用在半导体工业中，并且一般而言，提供具有相对直接的组件处理的低成本解决方案。然而，在引线框封装体内的某些材料之间维持适当粘合度依然存在各种障碍。为了提高引线框的粘合度，引线框的一个或多个表面可以被粗糙化。在那个方面，诸如粘合剂和密封剂的材料可以在组件处理期间更好地粘附至引线框的表面。然而，遗憾的是，引线框的粗糙化表面还增大表面的可湿性。因此，由于由粗糙化表面造成的毛细效应，用于将半导体裸片或芯片耦合至引线框的粗糙化表面的粘合剂材料可以在引线框的粗糙化表面上流动或渗出。此外，能够承受热循环而不破裂的某些粘合剂材料可以在引线框的粗糙化表面上更容易地渗出或流动。因此，期望提高半导体封装体的部件与封装体的引线框之间的粘合度。
技术实现思路
一个或多个实施例涉及引线框和引线框半导体封装体。一个实施例涉及具有一个或多个裸片焊盘的铜引线框以及具有粗糙化表面的一条或多条引线。覆盖引线框的裸片焊盘的粗糙化表面的是银(Ag)纳米层。该纳米层的厚度优选地具有对应于该铜引线框的该粗糙化表面的厚度。例如，在一个实施例中，该铜引线框被粗糙化以具有平均约10纳米的峰和谷并且该纳米层的厚度为10纳米。覆盖Ag纳米层的一部分的是Ag微米层，其提供适当的键合表面以便通过粘合剂材料将半导体裸片耦合到裸片焊盘。在一个实施例中，粘合剂材料包括铅(Pb)、锡(Sn)和银(Ag)，如，95.5％的Pb、2％的Sn和2.5％的Ag的组合物，被称为软焊料。在一个或多个实施例中，Ag纳米层减少或消除焊料材料从裸片焊盘的表面上渗出。这至少部分是由于焊料材料的Pb已经利用Ag提高了溶解性，该溶解性高于其利用引线框材料的铜材料时的溶解性。具体地，当焊料材料与纳米层的Ag一起流动时，焊料材料的Pb和纳米层的Ag形成PbAg的中间化合物。附图说明在附图中，完全相同的参考号标识类似的元件。附图中的元件的尺寸和相对位置未必按比例绘制。图1A是根据一个实施例的没有包封材料的引线框封装体的俯视图。图1B是图1A的一部分的特写截面图。图2是根据另一个实施例的具有包封材料的引线框封装体的一部分的特写截面图。图3A至图3E是侧视图，展示了用于形成图1A和图1B的引线框封装体的各制造阶段。图4是Cu和Pb的相图。图5是Ag和Pb的相图。具体实施方式将理解的是，尽管出于说明的目的在此描述了本公开的具体实施例，在不背离本公开的精神和范围的情况下可以进行各种修改。在以下描述中，阐述了某些具体细节以便提供对所公开主题的各个方面的全面理解。然而，可以在没有这些具体细节的情况下实践所公开的主题。在一些实例中，尚未详细描述包括在此公开的主题的实施例的公知结构和半导体处理方法(如，半导体功率器件)以免模糊本公开的其它方面的描述。图1A是根据一个实施例的没有包封材料的半导体封装体的自顶向下视图。图1B是图1A的半导体封装体在图1A中所指示的位置处的部分特写截面图。如图1A中所示，半导体封装体10包括半导体晶粒或芯片12，具体地，键合到引线框的上表面的第一、第二和第三半导体芯片12A，12B，12C。更具体地，第一、第二和第三半导体晶粒或芯片12A，12B，12C键合到裸片焊盘14的上表面，具体地，引线框的第一、第二和第三裸片焊盘14A，14B，14C。引线框是由铜(Cu)或铜合金制成的。然而，引线框可以由其他导电材料制成。如将在以下更详细解释的，引线框具有粗糙化上表面。每个半导体芯片12包括一个或多个电气部件，如，集成电路。集成电路可以是模拟或数字电路，这些模拟或数字电路被实现为在裸片内形成的并且根据芯片的电气设计和功能电互连的有源器件、无源器件、导电层和介电层。在所展示的实施例中，第一和第二芯片是功率芯片并且第三芯片是控制器。尽管半导体封装体10包括三个半导体芯片和三个裸片焊盘，但半导体封装体可以包括任何数量的芯片和裸片焊盘，包括单个裸片焊盘上的仅一个芯片。靠近每个裸片焊盘14的是一条或多条引线16。如在本领域公知的，引线16电耦合到半导体芯片12。具体地，靠近第一裸片焊盘14A的第一侧是引线16，靠近第二裸片焊盘14B的第二侧是引线16，并且靠近第三裸片焊盘14C的第一和第二侧是引线16。应理解的是，每个裸片焊盘的任何数量的侧可以包括一条或多条引线并且任何数量的引线可以与每个裸片焊盘对应。如以上所提到的，半导体芯片12电耦合到引线16。在所展示的实施例中，导电线20将第一、第二和第三半导体芯片12A，12B，12C电耦合到相应的引线16。如图1B中最佳示出的，导电线20的第一端22耦合到第一半导体芯片12A的裸片焊盘并且导电线20的第二端24耦合到引线16。包封材料26形成在电气部件(如，半导体芯片12和导电线20)周围。引线16的部分从包封材料26延伸并且为封装体10提供外部触点。封装体10内部的半导体芯片12可以通过引线16与封装体10外部的电气部件进行通信，如在本领域公知的。包封材料26是保护电气部件(如，半导体裸片和导电线)不受损坏的绝缘材料，该损坏可以包括腐蚀、物理损坏、潮湿损坏或对电子器件和材料的其他损坏原因。在一些实施例中，包封材料26是聚合物、环氧树脂、树脂、聚酰亚胺和硅树脂中的至少一种。如以上所提到的，至少裸片焊盘14的上表面和引线16被粗糙化。在一些实施例中，裸片焊盘14的上表面和下表面以及引线16被粗糙化或者整个引线框被粗糙化。在一个实施例中，裸片焊盘14的粗糙化表面的至少一些峰和谷以及引线16大于10微米。裸片焊盘14包括粗糙化上表面之上的银(Ag)纳米层30。在一个实施例中，Ag纳米层30设置在引线框的铜裸片焊盘的粗糙化表面之上。Ag纳米层30可以在整个裸片焊盘之上或者在裸片焊盘的一部分之上。例如，在一个实施例中，Ag纳米层30在围绕半导体芯片12A的周边的裸片焊盘14上。纳米层30的厚度优选地具有对应于引线框材料的粗糙化表面的厚度。例如，在一个实施例中，铜引线框的裸片焊盘14被粗糙化以具有平均大于10纳米的峰和谷，并且Ag纳米层30的厚度为10纳米。Ag纳米层30可以是几十纳米(如，小于约30纳米)的任意厚度。在所展示的实施例中，引线16不包括Ag纳米层。在那个方面，导电线20的第二端24直接耦合到引线16的粗糙化表面。在裸片焊盘14上，在Ag纳米层30之上的是Ag微米层32。如图1B中最佳示出的，Ag微米层32在半导体芯片12之下。Ag微米层32提供适当的键合表面以便将具有焊料材料34的半导体芯片12键合到裸片焊盘14。Ag微米层32可以是几十微米(如，小于约30微米)的任意厚度。在一个实施例中，Ag微米层32是约5至10微米厚。图1B展示了第一半导体芯片12A和裸片焊盘14A的放大截面图，然而，应理解的是，该截面图是第二和第三半导体芯片12B，12C和裸片焊盘14B，14C的示意性截面图。如图1B中最佳示出的，第一半导体芯片12A通过焊料材料34耦合到第一裸片焊盘。具体地，焊料材料34位于第一半导体芯片12A与裸片焊盘14A的上表面上的Ag微米层32之间。焊料材料34可以是任何合适的焊料材料。在一个实施例中，焊料材料34包括铅(Pb)、锡(Sn)和银(A本文档来自技高网...

【技术保护点】
一种引线框半导体封装体，包括：裸片焊盘，所述裸片焊盘具有粗糙化表面、在所述裸片焊盘的所述粗糙化表面的至少一部分上的Ag纳米层以及在所述Ag纳米层的至少一部分上的Ag微米层；焊料材料，所述焊料材料在所述Ag微米层上；半导体芯片，所述半导体芯片通过所述焊料材料耦合到所述Ag微米层；至少一条引线；以及导电线，所述导电线具有耦合到所述半导体芯片的键合焊盘的第一端以及耦合到所述至少一条引线的第二端。

【技术特征摘要】
2016.07.20 US 15/215,3591.一种引线框半导体封装体，包括：裸片焊盘，所述裸片焊盘具有粗糙化表面、在所述裸片焊盘的所述粗糙化表面的至少一部分上的Ag纳米层以及在所述Ag纳米层的至少一部分上的Ag微米层；焊料材料，所述焊料材料在所述Ag微米层上；半导体芯片，所述半导体芯片通过所述焊料材料耦合到所述Ag微米层；至少一条引线；以及导电线，所述导电线具有耦合到所述半导体芯片的键合焊盘的第一端以及耦合到所述至少一条引线的第二端。2.如权利要求1所述的引线框半导体封装体，其中，所述裸片焊盘和至少一条引线包括铜或铜合金。3.如权利要求1所述的引线框半导体封装体，其中，所述Ag纳米层位于所述裸片焊盘的所述整个粗糙化表面上。4.如权利要求1所述的引线框半导体封装体，其中，所述Ag纳米层约为10纳米厚。5.如权利要求1所述的引线框半导体封装体，其中，所述至少一条引线是多条引线，并且所述Ag纳米层是第一Ag纳米层，所述引线框半导体封装体包括在所述多条引线上的第二Ag纳米层。6.如权利要求1所述的引线框半导体封装体，其中，所述焊料材料是软焊料材料。7.如权利要求1所述的引线框半导体封装体，其中，所述至少一条引线具有粗糙化表面。8.一种方法，包括：在裸片焊盘的粗糙化表面上形成Ag纳米层；在所述Ag纳米层上形成Ag微米层；以及使用焊料材料以将半导体芯片耦合到所述裸片焊盘。9.如权利要求8所述的方法，其中，形成所述Ag纳米层包括电镀所述Ag纳米层。10.如权利要求8所述的方法，进一步包括对所述裸片...

【专利技术属性】
技术研发人员：王远丰，
申请(专利权)人：意法半导体私人公司，
类型：发明
国别省市：马来西亚,MY