具有V形凹槽爬电结构的集成电路封装件制造技术

本公开的各实施例涉及具有V形凹槽爬电结构的集成电路封装件。引线框架包括裸片焊盘和电引线。集成电路芯片被安装到裸片焊盘。包封封装件具有由第一侧壁、第二侧壁、第三侧壁和第四侧壁限定的周界。电引线从封装件的相对的第一侧壁和第二侧壁延伸。封装件的相对的第三侧壁和第四侧壁的至少一个侧壁包括V形凹部，用于增加在相对的第一侧壁和第二侧壁处的电引线之间的爬电距离。引线之间的爬电距离。引线之间的爬电距离。

【技术实现步骤摘要】
具有V形凹槽爬电结构的集成电路封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月17日提交的第63/114,602号美国临时专利申请的优先权，其公开内容通过引用并入本文。


[0003]本专利技术总体上涉及集成电路器件，并且特别地涉及一种用于集成电路器件的封装件，封装件包括在外部电气端子之间的外围封装侧壁中形成的V形凹槽爬电结构，以在这些外部电气端子之间确保足够的爬电距离。

技术介绍

[0004]参考图1和图2。功率集成电路器件10通常包括提供功率元件(或功能)的第一集成电路芯片12和提供控制元件(或功能)的第二集成电路芯片14。用于功率集成电路器件10的引线框架16包括第一集成电路芯片12所安装到的第一裸片焊盘18以及包括第二集成电路芯片14所安装到的第二裸片焊盘20。第一引线集合22a
‑
22n远离第一裸片焊盘18延伸，并且第二引线集合24a
‑
24p远离第二裸片焊盘20延伸。第一集成电路芯片12的第一焊盘集合由键合线26电连接到第一引线集合22a
‑
22n的近端，并且第二集成电路芯片14的第一焊盘集合由键合线26电连接到第二引线集合24a
‑
24p的近端。第一集成电路芯片12的第二焊盘集合由键合线26电连接到第二集成电路芯片14的第二焊盘集合。通常由树脂材料制成的封装件30包封第一集成电路芯片12和第二集成电路芯片14、引线框架16和键合线26。封装件30在俯视图中具有由外围封装侧壁32限定的正方形或矩形形状的周界。在所示的实施例中，引线22和24的远端从相对的外围封装侧壁32a和32b向外延伸。相对的外围封装侧壁32c和32d垂直于相对的外围封装侧壁32a和32b延伸，并且分别接合相对的外围封装侧壁32a和32b。
[0005]随着功率集成电路器件10的尺寸继续变小，尤其是在占用面积方面，第一引线集合22a
‑
22n中的引线的远端与第二引线集合24a
‑
24p中的引线的末端之间的距离变得更短。这增加了电弧可能沿着外围封装侧壁的相对侧32c和32d之一(例如，在引线22n与引线24a之间)形成的风险，因为爬电距离CD已经被缩短。本领域需要解决这个问题。

技术实现思路

[0006]在一个实施例中，一种集成电路器件包括：封装件，其包封引线框架和至少一个集成电路芯片，其中至少一个集成电路芯片被安装到引线框架的裸片焊盘，所述引线框架还包括多个引线；其中封装件在俯视图中具有由第一侧壁、第二侧壁、第三侧壁和第四侧壁限定的正方形或矩形周界；其中第一侧壁和第二侧壁彼此相对；其中第三侧壁和第四侧壁彼此相对；其中多个引线的第一集合沿着第一侧壁延伸，并且多个引线的第二集合沿着第二侧壁延伸；并且其中第三侧壁和第四侧壁中的至少一个侧壁包括V形凹部。
[0007]在一个实施例中，集成电路器件包括：封装件，其包封引线框架、第一集成电路芯
片和第二集成电路芯片，其中第一集成电路芯片被安装到引线框架的第一裸片焊盘、并且电连接到引线框架的第一多个引线，其中第二集成电路芯片被安装到引线框架的第二裸片焊盘、并且电连接到引线框架的第二多个引线；其中封装在俯视图中具有由第一侧壁、第二侧壁、第三侧壁和第四侧壁限定的正方形或矩形周界；其中第一侧壁和第二侧壁彼此相对；其中第三侧壁和第四侧壁彼此相对；其中第一多个引线沿着第一侧壁延伸，并且第二多个引线沿着第二侧壁延伸；并且其中第三侧壁和第四侧壁中的至少一个侧壁包括V形凹部。
附图说明
[0008]为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中：
[0009]图1和图2分别是功率集成电路器件的示意性俯视图和透视图；以及
[0010]图3和图4分别是包括V形凹槽爬电结构功率集成电路器件的示意性俯视图和透视图，V形凹槽爬电结构形成在外围封装侧壁中。
具体实施方式
[0011]参考图3和图4。功率集成电路器件110包括提供功率元件(功能)的第一集成电路芯片112和提供控制元件(功能)的第二集成电路芯片114。用于功率集成电路器件110的引线框架116包括第一集成电路芯片112所安装到的第一裸片焊盘118以及包括第二集成电路芯片114所安装到的第二裸片焊盘120。第一引线集合122a
‑
122n远离第一裸片焊盘118延伸，并且第二引线集合124a
‑
124p远离第二裸片焊盘120延伸。第一集成电路芯片112的第一焊盘集合由键合线126电连接到第一引线集合122a
‑
122n的近端，并且第二集成电路芯片114的第一焊盘集合由键合线126电连接到第二引线集合124a
‑
124p的近端。第一集成电路芯片112的第二焊盘集合由键合线126电连接到第二集成电路芯片114的第二焊盘集合。
[0012]通常由树脂材料制成的封装件130包封第一集成电路芯片112和第二集成电路芯片114、引线框架116和键合线126。封装130在俯视图中具有由外围封装侧壁132限定的正方形或矩形形状的周界。在所示的实施例中，引线122和124的远端从相对的外围封装侧壁132a和132b向外延伸。相对的外围封装侧壁132c和132d分别接合相对的外围封装侧壁132a和132b。相对的外围封装侧壁132c和132d与图1和图2的相对的外围封装侧壁32c和32d的不同之处在于，每个外围封装侧壁132c和132d包括V形凹部140，V形凹部140跨封装件130顶表面于底表面之间的整个厚度T被提供。外围封装侧壁132c和132d中的每个外围封装侧壁由第一侧壁部分142、在外部拐角150处接合到第一侧壁部分142的第二侧壁部分144、在内部拐角152处接合到第二侧壁部分144的第三侧壁部分146，以及在外部拐角154处接合到第三侧壁部分146的第四侧壁部分148限定。外部拐角150由第一侧壁部分142与第二侧壁部分144之间的外部角度α限定。内部拐角152由第二侧壁部分144与第三侧壁部分146之间的内部角度β限定。外部拐角154由第三侧壁部分146与第四侧壁部分148之间的外部角度α限定。第一侧壁部分142从外围封装侧壁132a垂直延伸，并且第四侧壁部分148从外围封装侧壁132b垂直延伸。
[0013]在外围封装侧壁132c和132d中的每个外围封装侧壁中的V形凹部140的存在提供了比图1和图2中所示的实施例中存在的爬电距离长的爬电距离CD。提供控制元件的第二集成电路芯片114可以暴露于相对较低的电压(例如，小于或等于24V)，而提供功率元件的第
一集成电路芯片112可以暴露于相对较高的电压(例如，大约4000V)。在封装130的外表面处的最小爬电距离需要在两个集成电路芯片之间(特别地，在用于第一集成电路芯片112的引线122中的一个引线和用于第二集成电路芯片114的引线124中的一个引线之间)具有足够的电绝缘。在外围封装侧壁132c和132d中使用V形凹部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：封装件，其包封引线框架和至少一个集成电路芯片，其中所述至少一个集成电路芯片被安装到所述引线框架的裸片焊盘，所述引线框架还包括多个引线；其中所述封装件在俯视图中具有由第一侧壁、第二侧壁、第三侧壁和第四侧壁限定的正方形或矩形周界；其中第一侧壁和第二侧壁彼此相对；其中第三侧壁和第四侧壁彼此相对；其中所述多个引线的第一集合沿着所述第一侧壁延伸，并且所述多个引线的第二集合沿着所述第二侧壁延伸；并且其中所述第三侧壁和所述第四侧壁中的至少一个侧壁包括V形凹部。2.根据权利要求1所述的集成电路器件，其中所述第三侧壁和所述第四侧壁中的每个侧壁包括所述V形凹部。3.根据权利要求1所述的集成电路器件，其中所述第三侧壁和所述第四侧壁中的至少一个侧壁包括：第一侧壁部分；第二侧壁部分，在第一外部拐角处与所述第一侧壁部分接合；第三侧壁部分，在内部拐角处与所述第二侧壁部分接合；以及第四侧壁部分，在第二外部拐角处与所述第三侧壁部分接合。4.根据权利要求3所述的集成电路器件，其中所述第二侧壁部分和所述第三侧壁部分限定所述V形凹部。5.根据权利要求3所述的集成电路器件，其中所述第一外部拐角由所述第一侧壁部分与所述第二侧壁部分之间的外部角度α限定，并且其中所述第二外部拐角由所述第三侧壁部分与所述第四侧壁部分之间的所述外部角度α限定。6.根据权利要求5所述的集成电路器件，其中所述外部角度α设定所述V形凹部的宽度。7.根据权利要求5所述的集成电路器件，其中所述外部角度α设定所述V形凹部的深度。8.根据权利要求3所述的集成电路器件，其中所述内部拐角由所述第二侧壁部分与所述第三侧壁部分之间的内部角度β限定。9.根据权利要求8所述的集成电路器件，其中所述外部角度α设定所述V形凹部的宽度。10.根据权利要求8所述的集成电路器件，其中所述外部角度α设定所述V形凹部的深度。11.根据权利要求3所述的集成电路器件，其中第一侧壁部分从所述第一侧壁垂直延伸，并且所述第四侧壁部分从所述第二侧壁垂直延伸。12.根据权利要求3所述的集成电路器件，其中所述V形凹部在所述第一外部拐角与所述第二外部拐角之间具有在0.35*L至0.55*L之间的宽度，其中L是所述第三侧壁或所述第四侧壁的长度。13.根据权利要求3所述的集成电路器件，其中所述V形凹部距所述第三侧壁或所述第四侧壁的平面具有在0.15*L至0.30*L之间的深度，其中L是所述第三侧壁或所述第四侧壁的长度。14.根据权利要求1所述的集成电路器件，其中所述封装件具有厚度，并且其中所述V形
凹部完全延伸穿过所述厚度。15.一种集成电路器件，包括：封装件，其包封引线...

【专利技术属性】
技术研发人员：王远丰，
申请(专利权)人：意法半导体私人公司，
类型：发明
国别省市：