半导体装置的制作方法制造方法及图纸

一种半导体装置的制作方法，包含以下步骤：(A)提供一个被一个框架定位的接脚单元，该接脚单元具有相间隔设置的一个第一接脚及一个第二接脚，该第二接脚具有一个邻近该第一接脚的限位部；(B)提供一个半导体芯片并将该半导体芯片设置于该第一接脚上且电性连接；(C)提供一个导电片并与该第二接脚及该半导体芯片电性连接，该导电片具有一个能被该第二接脚的限位部卡合限位的被限位部；(D)封胶程序；及(E)将该接脚单元与该框架分离。借着该第二接脚的限位部卡合该导电片，使得安装该导电片时能不因滑动而偏离预定的安装位置，提高封装的良率。

【技术实现步骤摘要】
半导体装置的制作方法
本专利技术涉及一种装置的制作方法，特别是涉及一种半导体装置的制作方法。
技术介绍
现有的半导体装置的制作方法，是先提供二个间隔设置的接脚，再将一个半导体芯片电性连接地设置于其中一个接脚上，后提供一个导电片，将该导电片的二相反端分别贴合并电性连接至该半导体芯片及另一个接脚上，最后进行封胶程序，完成一个半导体装置。然而，当该导电片进行上述电性连接步骤时，因对位精度的不佳，常使该导电片偏离预定的电性连接位置，而造成搭接面过小，甚至滑落出该半导体芯片而连接至位于该半导体芯片下方的接脚上，形成短路，良率下降。再者，电性连接该导电片时，是先在该半导体芯片及该未放置该半导体芯片的接脚上点覆银胶，后放上该导电片并置入一个回焊炉加热，使点覆的固态银胶融化而布满搭接面，进而黏着该导电片。然而，因点覆的银胶是呈现固态点状，所以在置入该回焊炉的操作中，置于银胶上的该导电片易因晃动而滑移，而偏离预定的搭接位置，造成搭接面过小，甚至滑落出银胶表面而连接至位于该半导体芯片下方的接脚上，形成短路。另外，在进行封胶程序时，是将经回焊炉处理过的半成品冷却后放入一个模具，再灌注封胶。但因注入的封胶为流体，具有流动的特性，若该导电片的搭接面过小，则可能会被注入的封胶推动而分离，而破坏原本的堆栈方式。现有的半导体装置的制作方法，因对位精度及操作方式之故，常使得组件间预定的堆栈方式被破坏，造成封装良率不佳的问题。
技术实现思路
本专利技术的目的在于提供一种能提高安装准确度、提升封装良率的半导体装置的制作方法。本专利技术半导体装置的制作方法，包含以下步骤：(A)提供一个被一个框架定位的接脚单元。该接脚单元具有相间隔设置的一个第一接脚及一个第二接脚。该第一接脚具有一个邻近该第二接脚的承载部，及一个远离该第二接脚的第一导电端部。该第二接脚具有一个邻近该第一接脚的连接端部、一个设于该连接端部上的限位部，及一个远离该第一接脚的第二导电端部；(B)提供一个半导体芯片，将该半导体芯片设置于该第一接脚的承载部上并电性连接；(C)提供一个导电片，将该导电片与该第二接脚及该半导体芯片相连接。该导电片包括一个位于其中一端部且与该第二接脚的限位部相卡合并与该连接端部电性连接的被限位部、一个位于另一端部且设置于该半导体芯片上并与该半导体芯片电性连接的贴合部，及一个连接该贴合部及该被限位部的连接部。该被限位部能被该第二接脚的限位部卡合限位，而不沿一个第一方向及一个第二方向移动。该第一方向及该第二方向是平行于该第二接脚的连接端部的上表面；(D)进行封胶程序，将该接脚单元的部分、该半导体芯片，及该导电片以一个封胶包覆，并使该第一接脚的第一导电端部及该第二接脚的第二导电端部露出该封胶外；及(E)将该接脚单元与该框架分离。较佳地，该第一方向垂直该第二方向。较佳地，该导电片的被限位部具有一个与该连接部相连的基壁段，及一个自该基壁段上表面向下贯穿的穿孔，该第二接脚的限位部是形成于该连接端部的上表面并与该穿孔相配合的一个凸块，该凸块能穿设入该穿孔内使该导电片被限位，且使该导电片不以该凸块为轴心旋转。较佳地，该导电片的被限位部具有一个与该连接部相连的基壁段，及一个自该基壁段相反于该连接部的一侧边向下延伸的凸块，该第二接脚的限位部是一个自该连接端部的上表面向下贯穿且与该凸块相配合的穿孔，该穿孔容许该凸块穿设入使该导电片被限位，且该导电片不以该凸块为轴心旋转。较佳地，该导电片的被限位部具有一个与该连接部相连的基壁段、二个自该基壁段的二相反侧向下延伸的侧壁段，及二个分别形成于所述侧壁段且开口于下侧边的倒U形卡槽，该第二接脚的限位部是二个分别形成于该连接端部两相反侧边的凸块，所述凸块能分别卡合入所述倒U形卡槽使该导电片被限位。较佳地，该导电片的贴合部具有相连接的一个贴合段及一个翘曲段，当完成步骤C)时，该贴合段是设置于该半导体芯片上且位于该半导体芯片的上表面范围内，该翘曲段是自该贴合段往远离该半导体芯片的方向翘曲，并连接至该导电片的连接部。较佳地，该半导体装置的制作方法还包含于步骤(E)之后的一步骤(F)，弯折该第一接脚及该第二接脚外露于该封胶外的部分，使该第一导电端部及该第二导电端部分别邻近该封胶表面。本专利技术的有益效果在于：借着该第二接脚的限位部与该导电片的被限位部相配合，使该限位部卡合限位该导电片，因此在安装该导电片时能不偏离预定的安装位置，且令后续进行的操作步骤不易破坏组件间堆栈的方式，提高封装的良率。附图说明图1是一流程方块图，说明本专利技术半导体装置的制作方法的一个第一实施例；图2是一示意图，说明该第一实施例的一个半导体芯片借由银胶设置于一个接脚单元的一个第一接脚上；图3是一示意图，说明该第一实施例的一个导电片设置于该接脚单元上；图4是一侧视图，说明该第一实施例的该导电片与该半导体芯片的电性连接方式；图5是一示意图，说明该第一实施例的封胶包覆方式及将该接脚单元与一个框架分离；图6是一侧视图，说明该第一实施例的该接脚单元的弯折方式；图7是一立体分解图，说明该导电片的另一实施态样；图8是一立体分解图，说明该导电片的再一实施态样；图9是一流程方块图，说明本专利技术半导体装置的制作方法的一第二实施例；图10(a)是一示意图，说明该第二实施例中多个接脚单元与多个半导体芯片相连；图10(b)是一示意图，说明该第二实施例中多个导电片被多个吸盘吸附并位移。具体实施方式下面结合附图及实施例对本专利技术进行详细说明。在本专利技术被详细描述前，应当注意在以下的说明内容中，类似的组件是以相同的编号来表示。参阅图1，为本专利技术半导体装置的制作方法的一个第一实施例，步骤包含：步骤(A)100提供一个被一个框架定位的接脚单元。步骤(B)200提供一个半导体芯片，将该半导体芯片设置于该接脚单元的其中一个接脚上并电性连接。步骤(C)300提供一个导电片，将该导电片与该接脚单元的另一接脚及该半导体芯片间互相电性连接。步骤(D)400进行封胶程序。步骤(E)500将该接脚单元与该框架分离。步骤(F)600弯折程序。接着，再将上述各步骤详述于后。参阅图1、图2及图3，该步骤(A)100提供一个被一个框架1定位的接脚单元2。该接脚单元2具有相间隔设置的一个第一接脚21及一个第二接脚22。该第一接脚21具有一个邻近该第二接脚22的承载部211，及一个远离该第二接脚22的第一导电端部212。该第二接脚22具有一个邻近该第一接脚21的连接端部221、一个设于该连接端部221上的限位部222，及一个远离该第一接脚21的第二导电端部223。该第一导电端部212及该第二导电端部223是与该框架1连接而被固定并定位。值得一提的是，本实施例是先将一个金属基板经镂空并压制后而界定出该框架1及该接脚单元2，又或者能以一体成型的方式，如现有的浇铸法，制作出该框架1及被该框架1定位的该接脚单元2。该框架1及该接脚单元2亦得为分离的组件，后再将该接脚单元2固设于该框架1上而定位。该接脚单元2的定位方式，理应不以本较佳实施例所公开的内容为限制。该步骤(B)200是提供一个半导体芯片3，且在该第一接脚21的承载部211上点覆银胶，再将该半导体芯片3放置于银胶上，后加热融化银胶形成一个第一银胶层5，使该半导体芯片3借由该第一银胶层5而黏合设置于该第一接脚2本文档来自技高网...

【技术保护点】
一种半导体装置的制作方法，其特征在于：该半导体装置的制作方法包含以下步骤：(A)提供一个被一个框架定位的接脚单元，该接脚单元具有相间隔设置的一个第一接脚及一个第二接脚，该第一接脚具有一个邻近该第二接脚的承载部，及一个远离该第二接脚的第一导电端部，该第二接脚具有一个邻近该第一接脚的连接端部、一个设于该连接端部上的限位部，及一个远离该第一接脚的第二导电端部；(B)提供一个半导体芯片，将该半导体芯片设置于该第一接脚的承载部上并电性连接；(C)提供一个导电片，将该导电片与该第二接脚及该半导体芯片相连接，该导电片包括一个位于其中一端部且与该第二接脚的限位部相卡合并与该连接端部电性连接的被限位部、一个位于另一端部且设置于该半导体芯片上并与该半导体芯片电性连接的贴合部，及一个连接该贴合部及该被限位部的连接部，该被限位部能被该第二接脚的限位部卡合限位，而不沿平行于该第二接脚的连接端部的上表面的方向移动；(D)进行封胶程序，将该接脚单元的部分、该半导体芯片，及该导电片以一个封胶包覆，并使该第一接脚的第一导电端部及该第二接脚的第二导电端部露出该封胶外；及(E)将该接脚单元与该框架分离。

【技术特征摘要】
1.一种半导体装置的制作方法，其特征在于：该半导体装置的制作方法包含以下步骤：(A)提供一个被一个框架定位的接脚单元，该接脚单元具有相间隔设置的一个第一接脚及一个第二接脚，该第一接脚具有一个邻近该第二接脚的承载部，及一个远离该第二接脚的第一导电端部，该第二接脚具有一个邻近该第一接脚的连接端部、一个设于该连接端部上的限位部，及一个远离该第一接脚的第二导电端部；(B)提供一个半导体芯片，将该半导体芯片设置于该第一接脚的承载部上并电性连接；(C)提供一个导电片，将该导电片与该第二接脚及该半导体芯片相连接，该导电片包括一个位于其中一端部且与该第二接脚的限位部相卡合并与该连接端部电性连接的被限位部、一个位于另一端部且设置于该半导体芯片上并与该半导体芯片电性连接的贴合部，及一个连接该贴合部及该被限位部的连接部，该被限位部能被该第二接脚的限位部卡合限位，而不沿平行于该第二接脚的连接端部的上表面的方向移动；(D)进行封胶程序，将该接脚单元的部分、该半导体芯片，及该导电片以一个封胶包覆，并使该第一接脚的第一导电端部及该第二接脚的第二导电端部露出该封胶外；及(E)将该接脚单元与该框架分离。2.根据权利要求1所述的半导体装置的制作方法，其特征在于：该导电片的被限位部具有一个与该连接部相连的基壁段，及一个自该基壁段上表面向下贯穿的穿孔，该第二接脚的限位部是形成于该连接端部的上表面并与该穿孔相配合的一个...

【专利技术属性】
技术研发人员：孙智信，
申请(专利权)人：百容电子股份有限公司，
类型：发明
国别省市：中国台湾,71