半导体装置的制作方法制造方法及图纸

一种半导体装置的制作方法，该半导体装置具有双重扩散漏极。该方法包括：形成第一介电层于衬底上，且遮蔽及图案化第一介电层；当图案化第一介电层后，沉积具有不同于第一介电层厚度的第二介电层于图案化后的第一介电层之中；当设置上述第一介电层及第二介电层形成阶梯图案后，通过注入离子穿过第一介电层及第二介电层，形成双重扩散漏极。该方法的另一实施例为，通过不同的能量方式，注入离子穿过第一介电层及第二介电层，以形成不同剂量的掺杂区域。该方法的再一实施例为，利用不同杂质（轻及重）取代不同能量注入的方式，注入离子穿过第一介电层及第二介电层，以形成不同剂量的掺杂区域。本发明专利技术可简化在半导体装置中双重扩散漏极的工艺步骤。

【技术实现步骤摘要】

本专利技术涉及，特别涉及一种在金属氧化物半导体场效应晶体管(metal oxide semiconductor filed effect transistors; MOSFET)中 制作双重扩散漏极(double diffused drain; DDD)的方法。
技术介绍
随着晶体管及半导体元件尺寸的縮小，必须制作较浅的源极及漏极区域。 然而，上述浅源极及漏极区域所需的较高的掺杂浓度会导致元件沟道内电场 的增加。若上述电场增加至某个程度，会导致热载流子(hotcarrier)的问题， 其中热载流子指沟道区域内那些获得了足够的能量，而从沟道区域射出至栅 极介电层的电子。上述热载流子现象会导致长期的元件退化(degradation) 并降低元件的可靠性。减少上述热载流子问题的一种方法是利用双重扩散漏极，其中上述双重 扩散漏极指的是进行两次注入步骤，来制作源极及漏极区域。例如，双重扩 散漏极通常作为高电压金属氧化物半导体(high voltage metal oxide semiconductor; HVMOS)晶体管中的源极及漏极。双重扩散漏极除了可避免 热载流子的问题外，同时也可以在高电压金属氧化物半导体晶体管中提供较 高的击穿电压(breakdown voltage)，且预防导致半导体元件损坏的静电放 电(electrostatic discharge )现象。上述双重扩散漏极可通过各种不同的方式形成，如图1A至图ID示出的 一种现有技术制作双重扩散漏极的方法。首先，在图1A中，提供衬底IOI， 且衬底101上方形成有隔离区域103。接着，形成晶体管栅极堆叠层105于 衬底101上，且晶体管栅极堆叠层105包含栅极介电层107及栅极电极109。 图2B显示进行例如磷的杂质的第一注入，以形成第一源/漏极区域111。在 图1C中，进行例如砷的杂质的第二注入，以形成第二源/漏极区域113于第 一源/漏极区域111。最后，图2D显示在完成推入第一源/漏极区域111的热退火(thermal anneal)步骤后的完整的双重扩散漏极。可惜的是，上述工艺并非理想的半导体装置制作方法。为了完成上述双 重扩散漏极的制作，必须进行热退火步骤，以获得合适的注入分布。上述热 退火具有相当的热强度，因此为了完成双重扩散漏极的制作需要额外的热预 算(thermal budget)，从而造成较高的制作成本。图2A至图2D显示另一种形成双重扩散漏极的方法。如图2A所示，衬 底201具有隔离区域203，且衬底203上方形成有晶体管栅极堆叠层205，其 中晶体管栅极堆叠层205包含栅极介电层207及栅极电极209。在图2B中示 出，进行第一注入，以形成第一源/漏极区域211，其中相似的工艺可参阅图 1B的说明。图2C显示，形成掩模层213于衬底201、隔离区域203及晶体 管栅极堆叠层205的上方。在图2D中，显示在进行第二注入步骤，以形成 第二源/漏极区域215，且除去掩模层213之后的最终结构。很遗憾，上述工艺也并非是理想的半导体装置制作方法。上述利用掩模 层的方式，在工艺中会包括其它的步骤，使得制作半导体装置的方法变得更 复杂。因此，上述掩模层的方式，会增加半导体制作的时间及成本，以及工 艺的预备工作。由于在半导体装置中制作双重扩散漏极会伴随产生上述及其它的问题。 因此，急需一种新的制作双重扩散漏极的方法。
技术实现思路
有鉴于此，通过本专利技术的实施例，不但可提供一种简化及更具成本效益 的在半导体装置中制作双重扩散漏极的方法，更可解决或避免上述问题，此 外，也可达到技术上的优点。本专利技术的一目的提供一种，且上述半导体装置具有双重扩散漏极。上述，包括提供上方形成有隔离 区域的衬底，且形成第一介电层(也可称为栅极介电层)于该衬底上。接着， 图案化该第一介电层，以大体上暴露部分的该衬底。之后，形成第二介电层 于该衬底的暴露部位上，且该第二介电层的厚度不同于该第一介电层的厚度。 接着，形成栅极电极于该第一介电层上。最后，通过注入掺杂物穿过该第一 介电层及该第二介电层，以形成双重扩散漏极区域。上述中，该衬底可包含通过该隔离区域隔离的高 电压区域及低电压区域。上述中，该半导体装置可为p型金属氧化物半导 体场效应晶体管。上述中，该半导体装置可为n型金属氧化物半导 体场效应晶体管。上述中，形成该双重扩散漏极区域可包括进行 第一级能量的第一注入，以形成第一剂量区域；以及进行第二级能量的第二 注入，以形成第二剂量区域，其中该第二级能量不同午该第一级能量。上述中，该第一剂量区域的浓度可介于2><1012原 子/cm2至8xl0^原子/cm2之间。上述中，该第一剂量区域的深度可介于0.1微米 至0.3微米之间。上述中，该第二剂量区域的浓度可介于lxl0原 子/cm2至约1 x 1016原子/cm2之间。上述中，该第二剂量区域的深度可介于0.008微 米至0.04微米之间。上述中，形成该双重扩散漏极区域可包括进行 第一掺杂物的第一注入步骤，以形成第一剂量区域；以及进行第二掺杂物的 第二注入步骤，以形成第二剂量区域。上述中，该第一掺杂物可为轻杂质，而该第二惨 杂物可为重杂质。上述中，该第二介电层的第二厚度可小于该第一 介电层的第一厚度。本专利技术的另一目的提供一种双重扩散漏极的金属氧化物半导体场效应晶 体管的制作方法。上述双重扩散漏极的金属氧化物半导体场效应晶体管的制 作方法，包括提供上方形成有隔离区域的衬底，且形成第一介电层于该衬底 上。接着，图案化该第一介电层，以大体上暴露部分的该衬底。之后，形成 第二介电层于该衬底的暴露部位上，以致于该第二介电层的厚度不同于该第 一介电层的厚度。接着，形成栅极电极于该第一介电层上。最后，进行第一级能量的第一注入，以形成双重扩散漏极的第一剂量区域，以及进行第二级 能量的第二注入，以形成双重扩散漏极的第二剂量区域，其中第二级能量不 同于第一级能量。由于，介电层间的过滤能力及注入时穿透该些介电层的掺 杂物能量的差异，从而可形成最终的双重扩散漏极。本专利技术的再一目的提供一种。上述半导体装置的 制作方法，包括包括提供上方形成有隔离区域的衬底，且形成第一介电层于 该衬底上。接着，图案化该第一介电层，以大体上暴露部分的该衬底。之后， 形成第二介电层于该衬底的暴露部位上，以致于该第二介电层的厚度不同于 该第一介电层的厚度。接着，形成栅极电极于该第一介电层上。最后，进行 第一掺杂物的第一注入步骤，以形成第一剂量区域；以及进行第二掺杂物的 第二注入步骤，以形成第二剂量区域。注入的该第一掺杂物及第二掺杂物会 穿透第一介电层与第二介电层所构成的阶梯图案(steppedpattern)。介电层 间的过滤能力及注入时穿透该些介电层的掺杂物分子的差异，最终可在衬底 之中形成双重扩散漏极。通过上述在半导体装置中制作双重扩散漏极的方法，可排除现有技术制 作双重扩散漏极的问题。在本专利技术实施例中，不需要额外进行现有技术为了 将掺杂物更推入衬底所必需的热退火步骤，并且也不需要额外为了注入第二 掺杂物而必须设置及除去掩模层。因此，本专利技术可简化(不需额外的步骤) 在半导体装置中双重扩散漏极的工艺步骤，并降低其制作成本(避免退火所 需的热预算)。附图说明本文档来自技高网...

【技术保护点】
一种半导体装置的制作方法，包括：提供上方形成有隔离区域的衬底；在该衬底上形成具有第一厚度的第一介电层；图案化该第一介电层，以大体上暴露部分的该衬底；在该衬底的暴露部位上形成具有第二厚度的第二介电层，且该第二厚度不同于该第一厚度；在该第一介电层上形成栅极电极；以及通过注入掺杂物穿过该第一介电层及该第二介电层，以形成双重扩散漏极区域。

【技术特征摘要】
US 2006-11-30 11/607,6751.一种半导体装置的制作方法，包括提供上方形成有隔离区域的衬底；在该衬底上形成具有第一厚度的第一介电层；图案化该第一介电层，以大体上暴露部分的该衬底；在该衬底的暴露部位上形成具有第二厚度的第二介电层，且该第二厚度不同于该第一厚度；在该第一介电层上形成栅极电极；以及通过注入掺杂物穿过该第一介电层及该第二介电层，以形成双重扩散漏极区域。2. 如权利要求1所述的半导体装置的制作方法，其中该衬底包含通过该 隔离区域隔离的高电压区域及低电压区域。3. 如权利要求1所述的半导体装置的制作方法，其中该半导体装置为p 型金属氧化物半导体场效应晶体管。4. 如权利要求1所述的半导体装置的制作方法，其中该半导体装置为n 型金属氧化物半导体场效应晶体管。5. 如权利要求1所述的半导体装置的制作方法，其中形成该双重扩散漏 极区域包括进行第一级能量的第一注入，以形成第一剂量区域；以及 进行第二级能量的第二注入，以形成第二剂量区...

【专利技术属性】
技术研发人员：陈鸿霖，古绍延，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]