半导体封装件和形成该半导体封装件的方法技术

公开了一种半导体封装件和形成该半导体封装件的方法。所述半导体封装件包括：第一半导体芯片，包括第一硅通孔(TSV)；第二半导体芯片，堆叠在第一半导体芯片上，并且包括第二TSV；非导电膜，形成在第一半导体芯片与第二半导体芯片之间。非导电膜包括具有不同粘度的两层。

Semiconductor packaging and the method of forming the semiconductor package

A semiconductor package and a method for forming the semiconductor package are disclosed. The semiconductor package includes: the first semiconductor chip includes the first silicon through-hole (TSV); the second semiconductor chip is stacked on the first semiconductor chip and includes second TSV; the non conductive film is formed between the first semiconductor chip and the second semiconductor chip. The non conductive film consists of two layers with different viscosity.

【技术实现步骤摘要】
半导体封装件和形成该半导体封装件的方法本申请要求于2016年7月6日提交到韩国知识产权局的第10-2016-0085595号韩国专利申请的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
专利技术构思涉及一种半导体封装件，更具体地，涉及包括硅通孔(TSV)的半导体封装件。
技术介绍
随着电子工业和用户需求的快速发展，电子装置已经缩小并且变得更轻。另外，在电子装置中使用的半导体封装件不仅需要缩小尺寸和更轻，而且需要高效率和具有更高的容量。为此，已经对包括TSV的半导体芯片和堆叠的半导体封装件进行了持续的研究。
技术实现思路
根据专利技术构思的一方面，提供了一种半导体封装件，该半导体封装件包括第一半导体芯片、第二半导体芯片和非导电膜。第一半导体芯片包括第一硅通孔(TSV)。第二半导体芯片堆叠在第一半导体芯片上并且包括第二TSV。非导电膜设置在第一半导体芯片与第二半导体芯片之间并且包括具有不同粘度的两层。根据专利技术构思的另一方面，提供了一种半导体封装件，该半导体封装件包括基础基底、至少两个垂直堆叠的半导体芯片和非导电膜。该至少两个半导体芯片安装在基础基底上。每个半导体芯片包括硅通孔。非导电膜设置在半导体芯片之间并且包括具有不同粘度的至少两个层。根据专利技术构思的另一方面，提供了一种半导体封装件，该半导体封装件包括：第一半导体芯片；第二半导体芯片，堆叠在第一半导体芯片上；非导电膜，形成在第一半导体芯片与第二半导体芯片之间，其中，非导电膜包括垂直地堆叠并且具有不同粘度的至少两部分。一种形成半导体封装件的方法，该方法包括：设置具有第一半导体芯片的半导体晶圆，第一半导体芯片均具有第一硅通孔(TSV)；在包括第一半导体芯片的晶圆上形成非导电膜，非导电膜包括至少两层，所述至少两层均具有彼此不同的粘度；在非导电膜上设置与第一半导体芯片对应的第二半导体芯片，第二半导体芯片均具有第二TSV。附图说明通过结合附图的下面的详细描述，将更加清楚地理解专利技术构思的实施例，在附图中：图1是根据实施例的半导体封装件的剖视图；图2是图1中示出的非导电膜的示意性剖视图；图3是图1的示出了半导体封装件的一部分的部分III的放大的剖视图；图4是根据实施例的半导体封装件的剖视图；图5是图4中示出的非导电膜的示意性剖视图；图6是根据实施例的半导体封装件的剖视图；图7是根据实施例的半导体封装件的剖视图；图8是根据实施例的半导体封装件的剖视图；图9A至图9I是根据实施例的制造半导体封装件的方法的工艺操作的剖视图；以及图10是根据实施例的半导体封装件的构造的示意图。具体实施方式如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何组合和所有组合。当诸如“……中的至少一个(种)”的表述位于一列元件(要素)之后时，修饰整列的元件(要素)，而不是修饰该列中的个别元件(要素)。现在，在下文中将参照示出了实施例的附图对专利技术构思进行更加充分的描述。图1是根据实施例的半导体封装件10的剖视图。参照图1，半导体封装件10可以包括可以在垂直方向上顺序地堆叠的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以通过第一连接凸块170、第二连接凸块270、第三连接凸块370和第四连接凸块470彼此电连接或者电连接到基础基底(例如，图7中的600)。另外，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以通过例如非导电膜NCF彼此粘附。第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以是逻辑芯片或存储器芯片。例如，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400中的全部可以是相同类型或不同类型的存储器芯片。可选地，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的一些可以是存储器芯片，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的另一些可以是逻辑芯片。存储器芯片可以是例如易失性存储器芯片(例如，动态随机存取存储器(DRAM)或静态RAM(SRAM))或者非易失性存储器芯片(例如，相变RAM(PRAM)、磁阻式RAM(MRAM)、铁电RAM(FeRAM)或电阻式RAM(RRAM))。在一些实施例中，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以是高带宽存储器(high-bandwidthmemory(HBM))DRAM。另外，逻辑芯片可以是例如微处理器(MP)、模拟器件或者数字信号处理器(DSP)。虽然图1示出了第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400堆叠在半导体封装件10中的示例，但堆叠在半导体封装件10中的半导体芯片的数量不限于4个。例如，两个半导体芯片、三个半导体芯片、五个半导体芯片或更多个半导体芯片可以堆叠在半导体封装件10中。第一半导体芯片100可以包括第一半导体基底110、第一半导体器件层120、第一TSV130、第一下连接焊盘142、第一上连接焊盘144和第一连接凸块170。第一半导体基底110可以包括彼此相对的顶表面和底表面。第一半导体基底110可以包括形成在第一半导体基底110的底表面上的第一半导体器件层120。第一TSV130可以穿透第一半导体基底110并从第一半导体基底110的顶表面向着第一半导体基底110的底表面延伸，并且可以连接到包括在第一半导体器件层120中的第一互连结构140。第一下连接焊盘142可以形成在第一半导体器件层120上，并且通过第一互连结构140电连接到第一TSV130。第一半导体基底110可以包括例如硅。可选地，第一半导体基底110可以包括元素半导体(例如，锗)或化合物半导体(例如，碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP))。可选地，第一半导体基底110可以具有绝缘体上硅(SOI)结构。例如，第一半导体基底110可以包括埋入氧化物(buriedoxide，BOX)层。第一半导体基底110可以包括例如掺杂阱或掺杂结构的导电区。另外，第一半导体基底110可以具有诸如浅沟槽隔离(shallowtrenchisolation，STI)结构的各种隔离结构。第一半导体器件层120可以包括被构造使多个分立的器件与形成在第一半导体基底110上的其它互连件连接的第一互连结构140。第一互连结构140可以包括诸如金属互连层的导电互连层和通孔塞。例如，第一互连结构140可以具有通过交替地堆叠至少两个金属互连层或至少两个通孔塞而形成的多层结构。第一TSV130可以从第一半导体基底110的顶表面向着第一半导体基底110的底表面延伸并且延伸到第一半导体器件层120中。第一TSV130的至少一部分可以具有柱形状。第一下连接焊盘142可以位于第一半导体器件层120上，并且电连接到包括在第一半导体器件层120中的第一互连结构140。第一下连接焊盘142可以通过第一互连结构140电连接到第一TSV。第一下连接焊盘142可以包本文档来自技高网...

【技术保护点】
一种半导体封装件，所述半导体封装件包括：第一半导体芯片，包括第一硅通孔；第二半导体芯片，堆叠在第一半导体芯片上，第二半导体芯片包括第二硅通孔；以及非导电膜，形成在第一半导体芯片与第二半导体芯片之间，非导电膜包括具有不同粘度的两层。

【技术特征摘要】
2016.07.06 KR 10-2016-00855951.一种半导体封装件，所述半导体封装件包括：第一半导体芯片，包括第一硅通孔；第二半导体芯片，堆叠在第一半导体芯片上，第二半导体芯片包括第二硅通孔；以及非导电膜，形成在第一半导体芯片与第二半导体芯片之间，非导电膜包括具有不同粘度的两层。2.根据权利要求1所述的半导体封装件，其中，非导电膜包括第一层和在第一层上的第二层，其中，第一层的最低粘度比第二层的最低粘度低。3.根据权利要求2所述的半导体封装件，其中，第一层包括第一陶瓷填料，第二层包括第二陶瓷填料，第一陶瓷填料的平均直径大于第二陶瓷填料的平均直径。4.根据权利要求2所述的半导体封装件，其中，第一层的厚度小于第二层的厚度。5.根据权利要求2所述的半导体封装件，其中，第一层接触第一半导体芯片的顶表面，第二层接触第二半导体芯片的底表面。6.根据权利要求2所述的半导体封装件，其中，第二层的侧表面的一部分被第一层覆盖。7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括成型构件，所述成型构件覆盖第一半导体芯片的侧表面、第二半导体芯片的侧表面和非导电膜的侧表面，成型构件覆盖非导电膜。8.根据权利要求7所述的半导体封装件，其中，当在水平方向上观察半导体封装件时，从第一半导体芯片和第二半导体芯片的边缘突出的非导电膜的宽度小于成型构件的宽度。9.根据权利要求1所述的半导体封装件，其中，非导电膜包括助焊剂。10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括连接构件，所述连接构件设置在第一半导体芯片的顶表面与第二半导体芯片的底表面之间，以使第一硅通孔与第二硅通孔电连接，其中，非导电膜填充连接构件之间的空间。11.一种半导体封装件，所述半导体封装件包括：基础基底；至少两个半导体芯片，在与基础基底的顶表面垂直的方向上堆叠在基础基...

【专利技术属性】
技术研发人员：崔容元，金沅槿，姜明成，徐光仙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR