一种ESD电源钳位电路及集成电路芯片制造技术

本发明专利技术公开了一种低漏电防误触发型ESD电源钳位电路，包括触发模块、维持模块和泄放模块，所述触发模块与所述泄放模块相连，当ESD冲击来临时，所述触发模块输出高电平给所述泄放模块，所述泄放模块开启；所述维持模块与所述泄放模块相连，当ESD冲击来临后，若ESD电压幅度小于ESD事件判定阈值，则所述维持模块输出低电平使得所述泄放模块关闭；若ESD电压幅度大于ESD事件判定阈值，则所述维持模块在整个ESD事件中输出高电平使得所述泄放模块保持开启直到ESD事件结束。本发明专利技术给出的ESD电源钳位电路具有以下特点：版图面积较小；在内部电路正常工作时漏电较低；在ESD冲击到来时能够快速开启，并且在整个ESD过程中保持泄放器件的开启直至ESD事件结束；此外，在正常上电和高频噪声作用时不会发生误触发。

A ESD power clamp circuit and integrated circuit chip

The invention discloses a low leakage error triggered ESD power clamp circuit, including trigger module, maintenance module and discharge module, the trigger module and the discharge module is connected with the ESD when the shock occurs, the trigger module outputs a high level to the discharge of the discharge module. Put the open module; maintenance module and the discharge module is connected with the ESD when the shock hits, if the ESD voltage amplitude is less than the threshold to judge the ESD event, the maintenance module output low level so that the discharge module is closed; if the ESD voltage is greater than the ESD event to determine the threshold value, then the maintenance module high level output in the ESD event in which the discharge module remains open until the end of the ESD event. The invention provides ESD power clamp circuit has the following characteristics: smaller layout area; in the internal circuit work with low leakage power; can quickly open the impact of the ESD arrival, and keep the discharge device open until the ESD event in the ESD process in the end; in addition, in the normal power and high frequency noise. No false triggering.

【技术实现步骤摘要】
一种ESD电源钳位电路及集成电路芯片
本专利技术涉及集成电路芯片静电放电（ElectronicStaticDischarge，简称ESD）防护领域，尤其涉及一种低漏电防误触发ESD电源钳位电路。技术背景静电放电是影响集成电路可靠性的重要因素之一。集成电路芯片在制造、测试、存储、运输、装配以及使用过程中，仪器设备和材料之间不可避免的接触摩擦行为会产生大量的静电荷，如果这些积累的静电荷没有及时释放而是直接经过芯片管脚流入芯片内部再流出，这一过程中产生的瞬间ESD电流峰值可以达到安培级，会导致栅氧化层内部电子阱俘获电子而使MOS管阈值电压漂移甚至栅氧化层本身直接被破坏性击穿，或者产生的焦耳热使得芯片内部电路的部分金属连线融化或熔断，这些现象会造成芯片出现潜在性失效或永久失效。ESD防护电路的目的是在ESD冲击来临时，防护电路能够提供一条低阻通道及时泄放静电电荷从而使得内部电路不受伤害，在内部电路正常工作时防护电路能够保持关闭不对内部电路的正常工作造成影响。电源钳位电路是整个集成电路芯片ESD防护电路中的重要组成部分，位于电源VDD与地VSS之间，在ESD事件来临时，提供VDD与VSS之本文档来自技高网...

【技术保护点】
一种低漏电防误触发型ESD电源钳位电路，其特征在于，包括触发模块、维持模块和泄放模块，所述触发模块与所述泄放模块相连，当ESD冲击来临时，所述触发模块输出高电平给所述泄放模块，所述泄放模块开启；所述维持模块与所述泄放模块相连，当ESD冲击来临后，若ESD电压幅度小于ESD事件判定阈值，则所述维持模块输出低电平使得所述泄放模块关闭；若ESD电压幅度大于ESD事件判定阈值，则所述维持模块在整个ESD事件中输出高电平使得所述泄放模块保持开启直到ESD事件结束。

【技术特征摘要】
2017.05.19 CN 20171035838671.一种低漏电防误触发型ESD电源钳位电路，其特征在于，包括触发模块、维持模块和泄放模块，所述触发模块与所述泄放模块相连，当ESD冲击来临时，所述触发模块输出高电平给所述泄放模块，所述泄放模块开启；所述维持模块与所述泄放模块相连，当ESD冲击来临后，若ESD电压幅度小于ESD事件判定阈值，则所述维持模块输出低电平使得所述泄放模块关闭；若ESD电压幅度大于ESD事件判定阈值，则所述维持模块在整个ESD事件中输出高电平使得所述泄放模块保持开启直到ESD事件结束。2.根据权利要求1所述的低漏电防误触发型ESD电源钳位电路，其特征在于，所述触发模块包括第二电阻、第六PMOS管、第三PMOS管，第三NMOS管与第四NMOS管；所述维持模块包括第一电阻，第一二极管、第二二极管、第一PMOS管、第二PMOS管、第四PMOS管和第五PMOS管，以及第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管；所述泄放模块包括第七NMOS管。3.根据权利要求2所述的低漏电防误触发型ESD电源钳位电路，其特征在于，所述触发模块中，所述第二电阻上端与电源VDD相连，所述第二电阻下端与所述第六PMOS管的源、漏极相连，所述第六PMOS管的源极与漏极短接后与所述第三PMOS管的栅极和第四NMOS管的栅极相连，所述第六PMOS管的栅极与所述第三NMOS管的漏极相连，所述第三PMOS管的源极与电源VDD相连，所述第三PMOS管的漏极与第四NMOS管的漏极相连，所述第四NMOS管的源极与地VSS相连，所述第四NMOS管的漏极与所述泄放模块的所述第七NMOS管的栅极相连，所述第三NMOS管的栅极与第四NMOS管的漏极相连，所述第三NMOS管的源极与地VSS相连。4.根据权利要求2所述的低漏电防误触发型...

【专利技术属性】
技术研发人员：高粱，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：上海,31