用于集成电路设计的方法技术

一种用于集成电路设计的方法，包括：接收后制造集成电路元件特性的空间相关性矩阵R。导出随机数产生函数g(x,y)使得位于坐标(x,y)的元件的随机数可独立产生，而全部随机数对满足空间相关性矩阵R。此方法进一步包括接收具有预制造集成电路元件的集成电路设计布局，预制造集成电路元件各者具有坐标及第一特性值。此方法进一步包括使用这些预制造集成电路元件的坐标及函数g(x,y)产生随机数。通过将随机数应用至第一特性值导出第二特性值。将第二特性值提供至集成电路模拟工具。

Methods for integrated circuit design

A method for the design of integrated circuits, including: the spatial correlation matrix R of the characteristics of integrated circuit components after receiving. The random number generating function g (x, y) is derived, which makes the random number of the elements in the coordinate (x, y) can be generated independently, and all the random pairs satisfy the spatial correlation matrix R. The method further includes receiving an integrated circuit design layout with pre fabricated integrated circuit elements, with pre fabricated integrated circuit elements having coordinates and a first characteristic value. This method further includes the use of the coordinates and functions g (x, y) of these pre fabricated integrated circuit elements to generate random numbers. The random number is applied to the first characteristic value derived second characteristic value. The second characteristic values to provide integrated circuit simulation tools.

【技术实现步骤摘要】
用于集成电路设计的方法
本揭露是关于集成电路的设计方法。
技术介绍
半导体集成电路(IC)工业已经历了快速增长。在集成电路演化的过程中，功能密度(即，单位晶片面积互连元件的数量)增加而尺寸(即，使用制造制程可产生的最小元件(或接线))降低。此缩小制程的优势在于增加产品效率以及降低相关的成本。集成电路演化的另一态样包括了增加集成电路设计的复杂性，以及缩短上市的时间。设计者一般面对从集成电路概念至集成电路生产的工程排程表。为满足这些挑战，设计者一般而言会先对集成电路设计进行模拟，并在将其定案之前尽可能彻底地检查集成电路设计的效能和功能。真实模拟将整个集成电路区域的元件特性变异考虑在内。这些变异通常被称为晶片上变异(on-chipvariation；OCV)。制造集成电路中的晶片上变异可由多种因素诸如在晶体管当中的通道长度变异、集成电路中热点、互连长度变异，等诸多原因所导致。典型晶片上变异的模拟使用局部变异的方法，透过假设电路特性(例如，传播延迟)具有一个固定的百分比变化量来进行时序分析。然而，吾人已发现整个集成电路晶片全部区域的局部变异并非定值，且这些变异在元件(诸如晶体管)中实际上为元本文档来自技高网...

【技术保护点】
一种用于集成电路设计的方法，其特征在于，包含：接收一空间相关性矩阵，其中该空间相关性矩阵中的各元素为不同坐标的一组后制造集成电路元件的多个特性值之间的一空间相关性；从该空间相关性矩阵中导出一随机数产生函数，其中该随机数产生函数具有一坐标相关因数及一坐标独立因数；接收一集成电路设计布局，该集成电路设计布局具有一组预制造集成电路元件，所述预制造集成电路元件各者具有一坐标及一第一特性值；对于所述预制造集成电路元件，使用各所述预制造集成电路元件的该坐标及该随机数产生函数产生一随机数；对于所述预制造集成电路元件，将该随机数应用至该第一特性值并导出一第二特性值；在具有所述预制造集成电路元件的该第二特性值的...

【技术特征摘要】
2016.04.27 US 62/328,423;2016.10.26 US 15/335,0911.一种用于集成电路设计的方法，其特征在于，包含：接收一空间相关性矩阵，其中该空间相关性矩阵中的各元素为不同坐标的一组后制造集成电路元件的多个特性值之间的一空间相关性；从该空间相关性矩阵中导出一随机数产生函数，其中该随机数产生函数具有一坐标相关因数及一坐标独立因数；接收一集成电路设计布局，该集成电路...

【专利技术属性】
技术研发人员：姜慧如，萧铮，黄章祐，陈瓀懿，苏哿暐，林忠凱，张修状，郑敏祺，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71