带隙参考电压产生电路制造技术

本发明专利技术公开一种带隙参考电压产生电路，包括第一参考电压产生电路、第二参考电压产生电路、第一比例放大电路、第二比例放大电路和电压求和电路；第一参考电压产生电路能够产生随温度升高呈现下开口抛物线特性的第一参考电压；第二参考电压产生电路能够产生随温度升高呈现上开口抛物线特性的第二参考电压；第一比例放大电路对第一参考电压产生电路输出的第一参考电压进行放大处理；第二比例放大电路对第二参考电压产生电路输出的第二参考电压进行放大处理；电压求和电路对经过放大处理的第一参考电压和经过放大处理的第二参考电压进行求和，输出带隙参考电压。与现有的带隙参考电压产生电路相比，本发明专利技术公开的带隙参考电压产生电路的温度系数更低。

Bandgap reference voltage generation circuit

The invention discloses a bandgap reference voltage generating circuit includes a first reference voltage generating circuit, a reference voltage generating circuit second, the proportion of the first amplifier circuit, second proportional amplifying circuit and voltage summing circuit; a first reference voltage generating circuit capable of generating a first reference voltage with temperature rise under the present opening parabola characteristics; second reference voltage with the increase of the temperature generating circuit can produce second reference voltage is the first opening of the parabolic characteristics; the proportion of the first reference voltage generating circuit amplifying circuit to output the first reference voltage for the amplifying processing; second reference voltage generating circuit second proportion amplifying circuit output of second reference voltage is amplified; voltage summation circuit after the first reference the voltage amplification processing and after second reference voltage for the amplifying and Output bandgap reference voltage. Compared with the existing bandgap reference voltage generation circuit, the bandgap reference voltage generation circuit produced by the present invention has lower temperature coefficient.

【技术实现步骤摘要】
带隙参考电压产生电路
本专利技术属于参考电压产生电路
，尤其涉及一种带隙参考电压产生电路。
技术介绍
在数模混合信号电路(如射频电路和片上系统)和单纯的模拟电路中，都需要带隙参考电压。带隙参考电压通常是对一个具有正温度系数的电压和一个具有负温度系数的电压求和，获得标称为零温度系数的参考电压。其中，正温度系数的电压是通过两个电流密度不同的双极型晶体管的基射电压Vbe的差值△Vbe来实现。负温度系数的电压是通过一个双极型晶体管的基射电压Vbe来实现，原因在于双极型晶体管的基射电压Vbe具有负温度系数。图1为现有的基于上述原理构建的一种带隙参考电压产生电路。但是，申请人发现该电路不能真正达到零温度系数，只是减小了带隙参考电压随温度变化而变化的程度，通过测试发现：当温度从-40℃到85℃变化时，该电路产生的带隙参考电压有3.34mV的变化，温度系数约为22ppm/℃。因此，如何提供一种具有更低温度系数的带隙参考电压产生电路，是本领域技术人员亟待解决的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种具有更低温度系数的带隙参考电压产生电路。为实现上述目的，本专利技术提供如下技术方案本文档来自技高网...

【技术保护点】
一种带隙参考电压产生电路，其特征在于，包括第一参考电压产生电路、第二参考电压产生电路、第一比例放大电路、第二比例放大电路和电压求和电路；所述第一参考电压产生电路能够产生随温度升高呈现下开口抛物线特性的第一参考电压；所述第二参考电压产生电路能够产生随温度升高呈现上开口抛物线特性的第二参考电压；所述第一比例放大电路的输入端与所述第一参考电压产生电路的输出端连接，所述第一比例放大电路的输出端与所述电压求和电路的第一输入端连接，所述第一比例放大电路对所述第一参考电压产生电路输出的第一参考电压进行放大处理；所述第二比例放大电路的输入端与所述第二参考电压产生电路的输出端连接，所述第二比例放大电路的输出端与...

【技术特征摘要】
1.一种带隙参考电压产生电路，其特征在于，包括第一参考电压产生电路、第二参考电压产生电路、第一比例放大电路、第二比例放大电路和电压求和电路；所述第一参考电压产生电路能够产生随温度升高呈现下开口抛物线特性的第一参考电压；所述第二参考电压产生电路能够产生随温度升高呈现上开口抛物线特性的第二参考电压；所述第一比例放大电路的输入端与所述第一参考电压产生电路的输出端连接，所述第一比例放大电路的输出端与所述电压求和电路的第一输入端连接，所述第一比例放大电路对所述第一参考电压产生电路输出的第一参考电压进行放大处理；所述第二比例放大电路的输入端与所述第二参考电压产生电路的输出端连接，所述第二比例放大电路的输出端与所述电压求和电路的第二输入端连接，所述第二比例放大电路对所述第二参考电压产生电路输出的第二参考电压进行放大处理；所述电压求和电路对经过放大处理的第一参考电压和经过放大处理的第二参考电压进行求和，输出带隙参考电压。2.根据权利要求1所述的带隙参考电压产生电路，其特征在于，所述第一参考电压产生电路包括第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第一双极型晶体管、第二双极型晶体管、第三双极型晶体管、第一电阻、第二电阻和第一运算放大器；其中，所述第一MOS晶体管、第二MOS晶体管和第三MOS晶体管均为P型MOS晶体管，所述第一双极型晶体管、第二双极型晶体管和第三双极型晶体管均为PNP型双极型晶体管，所述第一双极型晶体管和所述第三双极型晶体管的发射极面积相等，所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的n倍，n为大于1的整数；所述第一MOS晶体管、第二MOS晶体管和第三MOS晶体管的源端和衬底均连接至电源电压，所述第一MOS晶体管、第二MOS晶体管和第三MOS晶体管的栅端均连接至所述第一运算放大器的输出端，所述第一MOS晶体管的漏端连接至第一节点，所述第二MOS晶体管的漏端连接至第二节点，所述第三MOS晶体管的漏端为所述第一参考电压产生电路的输出端；所述第一运算放大器的正输入端连接至所述第一节点，所述第一运算放大器的负输入端连接至所述第二节点；所述第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的基极以及集电极均接地，所述第一双极型晶体管的发射极连接至所述第一节点，所述第二双极型晶体管的发射极连接至所述第一电阻的第一端，所述第一电阻的第二端连接至所述第二节点，所述第三双极型晶体管的发射极连接至所述第二电阻的第一端，所述第二电阻的第二端连接至所述第一参考电压产生电路的输出端。3.根据权利要求1所述的带隙参考电压产生电路，其特征在于，所述第一参考电压产生电路包括第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第四双极型晶体管、第五双极型晶体管、第六双极型晶体管、第三电阻和第四电阻；其中，所述第四MOS晶体管、第五MOS晶体管和第六MOS晶体管均为P型MOS晶体管，所述第七MOS晶体管和第八MOS晶体管均为N型MOS晶体管，所述第四双极型晶体管、第五双极型晶体管和第六双极型晶体管均为PNP型双极型晶体管，所述第四双极型晶体管和所述第六双极型晶体管的发射极面积相等，所述第五双极型晶体管的发射极面积为所述第四双极型晶体管的发射极面积的n倍，n为大于1的整数；所述第四MOS晶体管、第五MOS晶体管和第六MOS晶体管的源端和衬底均连接至电源电压，所述第四MOS晶体管、第五MOS晶体管和第六MOS晶体管的栅端均连接至所述第五MOS晶体管的漏端，所述第四MOS晶体管的漏端连接至所述第七MOS晶体管的漏端，所述第五MOS晶体管的漏端连接至所述第八MOS晶体管的漏端，所述第六MOS晶体管的漏端为所述第一参考电压产生电路的输出端，所述第七MOS晶体管和所述第八MOS晶体管的栅端均连接至所述第七MOS晶体管的漏端，所述第七MOS晶体管的源端连接至第三节点，所述第八MOS晶体管的源端连接至第四节点；所述第四双极型晶体管、第五双极型晶体管和第六双极型晶体管的基极以及集电极均接地，所述第四双极型晶体管的发射极连接至所述第三节点，所述第五双极型晶体管的发射极连接至所述第三电阻的第一端，所述第三电阻的第二端连接至所述第四节点，所述第六双极型晶体管的发射极连接至所述第四电阻的第一端，所述第四电阻的第二端连接至所述第一参考电压产生电路的输出端。4.根据权利要求1所述的带隙参考电压产生电路，其特征在于，所述第一参考电压产生电路包括第九MOS晶体管、第十MOS晶体管、第十一MOS晶体管、第十二MOS晶体管、第七双极型晶体管、第八双极型晶体管、第九双极型晶体管、第十双极型晶体管、第五电阻、第六电阻和第二运算放大器；其中，所述第九MOS晶体管、第十MOS晶体管、第十一MOS晶体管和第十二MOS晶体管均为P型MOS晶体管，所述第七双极型晶体管、第八双极型晶体管、第九双极型晶体管和第十双极型晶体管均为PNP型双极型晶体管，所述第七双极型晶体管和所述第八双极型晶体管的发射极面积相等，所述第九双极型晶体管和所述第十双极型晶体管的发射极面积相等，所述第九双极型晶体管的发射极面积为所述第七双极型晶体管的发射极面积的n倍，n为大于1的整数；所述第九MOS晶体管、第十MOS晶体管、第十一MOS晶体管和第十二MOS晶体管的源端和衬底均连接至电源电压，所述第九MOS晶体管、第十MOS晶体管、第十一MOS晶体管和第十二MOS晶体管的栅端均连接至所述第二运算放大器的输出端，所述第九MOS晶体管的漏端连接至第五节点，所述第十MOS晶体管的漏端为所述第一参考电压产生电路的输出端；所述第二运算放大器的正输入端连接至所述第五节点，所述第二运算放大器的负输入端连接至第六节点，所述第六电阻的第一端连接至所述第六节点，所述第六电阻的第二端连接至所述第一参考电压产生电路的输出端；所述第七双极型晶体管的基极和集电极接地，所述第七双极型晶体管的发射极同时连接至所述第十一MOS晶体管的漏端以及所述第八双极型晶体管的基极，所述第八双极型晶体管的集电极接地，所述第八双极型晶体管的发射极连接至所述第五节点，所述第九双极型晶体管的基极和集电极接地，所述第九双极型晶体管的发射极同时连接至所述第十二MOS晶体管的漏端以及所述第十双极型晶体管的基极，所述第十双极型晶体管的集电极接地，所述第十双极型晶体管的发射极连接至所述第五电阻的第一端，所述第五电阻的第二端连接至所述第六节点。5.根据权利要求1至4中任一项所述的带隙参考电压产生电路，其特征在于，所述第二参考电压产生电路包括第十三MOS晶体管、第十四MOS晶体管、第十五MOS晶体管、第十一双极型晶体管、第十二双极型晶体管、第十三双极型晶体管、第一阻性器件、第七电阻和第三运算放大器；其中，所述第十三MOS晶体管、第十四MOS晶体管和第十五MOS晶体管均为P型MOS晶体管，所述第十一双极型晶体管、第十二双极型晶体管和第十三双极型晶体管均为PNP型双极型晶体管，所述第十一双极型晶体管和所述第十三双极型晶体管的发射极面积相等，所述第十二双极型晶体管的发射极面积为所述第十一双极型晶体管的发射极面积的n倍，n为大于1的整数，所述第一阻性器件具备单调压控电阻的特性，并且所述第一阻性器件的阻值与输入压控电压的幅值呈正比，所述第一阻性器件的压控端接入随温度升高呈现下开口抛物线特性的参考电压；所述第十三MOS晶体管、第十四MOS晶体管和第十五MOS晶体管的源端和衬底均连接至电源电压，所述第十三MOS晶体管、第十四MOS晶体管和第十五MOS晶体管的栅端均连接至所述第三运算放大器的输出端，所述第十三MOS晶体管的漏端连接至第七节点，所述第十四MOS晶体管的漏端连接至第八节点，所述...

【专利技术属性】
技术研发人员：王海永，陈岚，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11