一种基于误差放大器的片内外可选方案的环路补偿电路制造技术
Loop compensation circuit based on error amplifier inside and outside chip scheme
The invention belongs to the field of analog integrated circuits, and specifically proposes a loop compensation circuit based on an error amplifier inside and outside an optional program. The circuit includes a gating logic enable circuit, chip chip compensation circuit, external compensation scheme for on-chip buffer, different compensation schemes have different performance of error amplifier circuit. The application conditions do not need to frame is complex and occupies large area when the loop compensation mode, can be selected in the on-chip compensation, preset in the simplified circuit, save the area; loop need accurate compensation in application conditions, good stability, can filter high frequency noise compensation scheme, can choose in pin SEL chip some compensation circuit is connected with a custom hanging. Compared with the compensation scheme of the traditional error amplifier, the invention can make the circuit adapt wider and more flexible, and can work under different application conditions according to different requirements.
【技术实现步骤摘要】
一种基于误差放大器的片内外可选方案的环路补偿电路
本专利技术属于模拟集成电路
，尤其涉及模拟开关电源电路中与误差放大器EA相关的环路补偿电路。
技术介绍
当今集成电路技术中，误差放大器EA是不可或缺的模块。误差放大器将采样反馈信号与基准信号的差值放大后，用作后续电路的关键控制信号。为了保证整个环路的稳定性，需要对电路进行频率补偿，环路的补偿电路一般在EA的输出级。为了使系统稳定，须调整系统的相位特性，使得增益交点处的相位偏移小于180度。为了使系统获得足够的稳定性而需要使用足够大的电容，许多传统的环路补偿电路都设置在芯片的外部，但这样的补偿电路设计较复杂，且面积成本相对较大；也有许多的环路补偿电路选择集成在芯片内部，但这样在简化电路的同时却无法保证系统在不同应用情况下足够的稳定性。
技术实现思路
本专利技术解决的问题，就是针对不同情况下对电路稳定性或简洁性的不同要求，提供一种可根据不同应用条件而自定义基于误差放大器选择片内或片外补偿方案的电路。为了解决上述问题，本专利技术采用如下技术方案：一种基于误差放大器的片内外可选方案的环路补偿电路，包括选通逻辑使能电路、片...
【技术保护点】
一种基于误差放大器的片内外可选方案的环路补偿电路，其特征在于，包含：可自定义选通路径的逻辑比较电路、片内频率补偿方案电路、片外频率补偿方案电路、片外补偿方案的片内缓冲级电路、误差放大器电路；所述可自定义选通路径的逻辑比较电路包括偏置电路部分，迟滞比较器电路部分和为比较器产生迟滞的反馈电路和开启条件反相的两个传输门；所述片内频率补偿方案电路包括集成于片内的一个频率补偿电容和与之串联的电阻，目的是提供一个集成于片内的误差放大器补偿方案；所述片外频率补偿方案电路包含一个连接片内片外的双向引脚SEL，该引脚在片内的部分连接于可自定义选通路径的逻辑比较电路中比较器的正端，该引脚在片外...
【技术特征摘要】
1.一种基于误差放大器的片内外可选方案的环路补偿电路，其特征在于，包含：可自定义选通路径的逻辑比较电路、片内频率补偿方案电路、片外频率补偿方案电路、片外补偿方案的片内缓冲级电路、误差放大器电路；所述可自定义选通路径的逻辑比较电路包括偏置电路部分，迟滞比较器电路部分和为比较器产生迟滞的反馈电路和开启条件反相的两个传输门；所述片内频率补偿方案电路包括集成于片内的一个频率补偿电容和与之串联的电阻，目的是提供一个集成于片内的误差放大器补偿方案；所述片外频率补偿方案电路包含一个连接片内片外的双向引脚SEL，该引脚在片内的部分连接于可自定义选通路径的逻辑比较电路中比较器的正端，该引脚在片外的部分分别通过两个可控导通状态的开关伸向两端，其中一端为电源电压VDD，另一端为片外补偿方案，其中包含并联的电容C2、C3和与C2串联的电阻R4，目的是提供一个可通过开关选择补偿方案的电路；所述片外补偿方案的片内缓冲级电路包含2个由运放和源跟随器构成，其目的是在片外补偿方案下滤去高频噪声，为环路提供更高的稳定性；所述误差放大器电路包含偏置电路部分、运放差分输入部分、运放第二级电流比较部分、受逻辑比较电路控制的输出级电路部分构成，其目的是在不同的补偿方案下提供不同性能的误差放大器。2.根据权利要求1所述的可自定义选通路径的逻辑比较电路，其特征在于，所述电路部分包含传输门TG1和传输门TG2，一个使能逻辑产生电路3，使能逻辑产生电路3的输入端为SEL引脚的片内端，使能逻辑产生电路3的输出端产生电压信号Ven，分别连接至第一传输门TG1、第二传输门TG2的使能端和误差放大器输出级。3.根据权利要求2所述的使能逻辑产生电路3，其特征在于，所述部分包含一个偏置电路16、迟滞比较器7和产生迟滞的电路部分8，偏置电路16含有一个电流源Ibias1和NMOS管MN5；电流源Ibias1的正端连接电源电压VDD负端与NMOS管MN5的漏端相连，NMOS管MN5的栅端与漏端短接，源端接地；迟滞比较器7中的输入管为NMOS管MN1和NMOS管MN2，NMOS管MN1的栅端连接引脚SEL片内部分的，源端连接MN4的漏端和MN2的源端，MN2的栅端接基准电压VREF2，MN4的源端接地，栅端与MN5和MN3的栅端短接；MN1的漏端接MP1的漏端，MN2的漏端与MP2的漏端相连；MP2栅端和漏端短接，MP2的源端接电源电压VDD；MP1的栅端与MP2的栅端相连，MP1的源端接电源电压VDD；比较器第二级共源级接法的PMOS管MP5的栅端与MP1和MN1的漏端相连，MP5的源端接电源电压VDD，MP5的漏端接NMOS管MN3的漏端；MN3的栅端与MN4的栅端相连，MN3的源端接地；反相器INV1和反相器INV2级联，INV1的输入端与MN5、MN3的漏端相接，INV1的输出端与INV2的输入端相连；产生迟滞的电路部分8由2个PMOS管构成，MP3的源端接电源VDD，栅端接INV1的输出端，MP3的漏端接MP4的源端；PMOS管MP4的栅漏短接呈二极管连接形式，其栅端和漏端与MP2、MP1的漏端相连；INV2的输出端输出使能电压信号Ven。4.根据权利要求1所述片内频率补偿方案电路，其特征在于，包含一个集成于片内的电容C1和与之串联的电阻R3；电容C1的负端接地，正端与电阻R3一端相连，电阻R3的另一端与传输门TG2的输出端相连，该端口可输出经片内方案补偿过的输出电压Vea2。5.根据权利要求1所述片外频率补偿方案电路，其特征在于，包含一个连接片内片外的双向引脚SEL，两个开关SW1和SW2，2个电容C2和C3和一个电阻R4；开关SW1一端连接SEL引脚片外部分，一端连接电源电压VDD；开关SW2一端连接SEL引脚片外部分，另一端连接电阻R4，电阻R4的另一端连接电容C2的正端，电容C2的负端接地；电容C3的正端与开关SW2和R4的连接点相连，C3的负端接地；SEL引脚片内部分与传输门TG1的输出端、片外补偿方案的片内缓冲级电路的输入端相连。6.根据权利要求1所述片外补偿方案的片内缓冲级电路4，即EA_BUFFER，其特征在于，包含两个起钳位作用的运放OP1、OP2，两个NMOS管构成的源跟随器MN6、MN7，4个电阻R5，R6，R7，R8，两个电容C4，C5；运放9，即OP1，其正端输入与EA输出电压Vea0相连，负端与MN6的源端相连；MN6的漏端与电源电压VDD相连，栅端与OP1输出相连；电容C4的正端与OP1输出、MN6栅端相连；电阻R5的一端与MN6源端相连，另一端与电阻R6相连，R6的另一端接地；运放OP2，其正端输入与R5、...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。