用于识别集成电路的供电电压误差的方法技术

本发明专利技术涉及一种用于识别集成电路（300）的供电电压误差的方法，其中逻辑电路（100a、100b）由供电电压（200）供电，其中监控表征逻辑电路（100a、100b）的门运行时间的值（104）并且当表征逻辑电路（100a、100b）的门运行时间的值（104）低于下阈值（Pmin）和/或超过上阈值（Pmax）时确定供电电压误差。

【技术实现步骤摘要】

本专利技术涉及一种以及用于执行该方法的计算单元。
技术介绍
由于机动车中的计算要求总是继续提高，所以专门的功能增多地转移到硬件或集成电路、诸如专门的FPGA片上系统(SoC)中，以便这样实现非常高的计算能力。这些系统中的许多也承担安全关键功能，使得为了实现安全目的、例如ASIL-B，必须实现相应的测试覆盖。常见的测试根据现有技术限于软件。所述测试包含ECC、CRC或奇偶性。然而也非常重要且关键的是供电电压。这样，当前的FPGA必须部分地被供给同时具有小公差(例如3%)的低电压(例如IV)。在公差之外的供电电压的(例如由纹波、负载扰动以及诸如此类引起的)波动可能导致集成电路的未定义的状态并且因此必须被防止或至少被识别，以便能够相应地作出反应。可以利用比较器来监控供电电压。但是，对于所提及的集成电路、如FPGA而言，这种形式的监控是不合适的，因为适当的比较器窗口将进一步缩窄可供使用的电压范围。此夕卜，对于比较器而言必要的电阻分压器并不以足够的精确度并且所需的长期稳定性而可供使用。在汽车领域中，出发点是，电阻在其运行持续时间结束时可能与其标称值的偏差大于10%，即使该电阻被规划有本文档来自技高网...

【技术保护点】
一种用于识别集成电路（300）的供电电压误差的方法，其中逻辑电路（100a、100b）由供电电压（200）供电，其中监控表征所述逻辑电路（100a、100b）的门运行时间的值（104）并且当表征所述逻辑电路（100a、100b）的门运行时间的值（104）低于下阈值（Pmin）和/或超过上阈值（Pmax）时，确定供电电压误差。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T基尔希纳，M弗里施克，Y施皮特，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国;DE