一种多阈值低电压检测电路制造技术

本发明专利技术公开了一种多阈值低电压检测电路，涉及电子电路领域，该电路包括：信号输入端、m个控制信号端、信号输出端、分压模块、带隙基准模块、电阻控制模块、比较模块和触发器，分压模块的输入端连接信号输入端，分压模块的输出端连接比较模块，带隙基准模块的输出端连接比较模块，比较模块的输出端通过触发器连接信号输出端；分压模块中的第一可变电阻的控制端连接电阻控制模块的输出端，电阻控制模块的每个输入端分别连接一个控制信号端；只需改变控制信号端的控制信号组的值，就可以方便地选择不同的低电压检测信号，从而满足不同集成电路对低电压检测功能的要求。

【技术实现步骤摘要】
一种多阈值低电压检测电路
本专利技术涉及电子电路领域，尤其是一种多阈值低电压检测电路。
技术介绍
集成电路是指采用现代半导体加工技术加工而成的、内部集成了数量较大的晶体管、电阻电容等半导体器件、能完成特定功能且应用在现代电子系统中的一种微型部件。每一颗集成电路都需要有一个外部电压供电装置，并且该装置必须维持在一定的电压范围内(即每一颗集成电路都有一个稳定工作的电源电压范围)才能够正常工作，若超出了集成电路的正常工作电压范围就可能造成工作紊乱。常用的外部电压供电装置包括化学干电池、锂电池等，这些电池在给一颗集成电路供电时需要一定的时间，即集成电路的电源电压从零上升到该电路的电源电压规范值需要有一个过程。另一方面，以上电池在使用一段时间后其电压会慢慢降低，因此集成电路在使用过程中其电源电压是经常变化的，必须确保这种变化的范围保持在该电路的电源电压规范范围内，否则将造成电路内部信号出现不确定或者与预期结果相违背的情况，从而使得电路出现误操作等。为了避免电路出现不正常的工作状态，通常会使用低电压检测电路对电源电压进行实时监测，当电源电压低于低电压检测有效值LVDA时，执行报警、复位和启动后备电池等操作。反之，当电源电压从零开始慢慢上升(这时由于电源电压很低，因此低电压检测结构肯定是起作用的)，当超过低电压检测释放值LVDR时，低电压检测被释放，电路进入正常的工作状态。因此对某一个低电压检测结构来说，其低电压检测值实际包括LVDA、LVDR两个值来表征其性能指标。目前常见的低电压检测电路如图1所示，通常都采用一种能够体现电源电压变化的分压结构，产生一个分压电压信号，再与参考电压电路产生的参考电压一起输入比较器中进行比较，根据比较结果进行必要的处理，如延迟、整形等，然后输出相应的低电压检测信号，这种低电压检测电路对参考电压要求很高，同时由于其只具有唯一的低电压检测值，因此检测局限性也比较大，在实际应用过程中，可能会选用不同数量的化学干电池为集成电路供电，当化学干电池的数量不同时，低电压检测值(包括LVDA和LVDR)也应该不同，显然图1公开的检测电路无法对不同的低电压检测值进行检测，无法适用于不同的应用场景。
技术实现思路
本专利技术人针对上述问题及技术需求，提出了一种多阈值低电压检测电路，本申请可以设置多组低电压检测阈值，从而满足不同集成电路对低电压检测功能的要求。本专利技术的技术方案如下：一种多阈值低电压检测电路，该电路包括：信号输入端、m个控制信号端、信号输出端、分压模块、带隙基准模块、电阻控制模块、比较模块和触发器，电阻控制模块包括m个输入端和2m个输出端，m为正整数；分压模块的输入端连接信号输入端，分压模块的输出端连接比较模块的第一电压输入端，带隙基准模块的输出端连接比较模块的第二电压输入端，比较模块的输出端连接触发器的输入端，触发器的输出端连接信号输出端；分压模块中包括依次串联的第一可变电阻、第一电阻和第二电阻，该串联电路的一端连接分压模块的输入端、另一端接地，第一电阻和第二电阻的公共端连接分压模块的输出端，第一可变电阻的控制端连接电阻控制模块的输出端，电阻控制模块的每个输入端分别连接一个控制信号端；信号输入端用于连接待检测的电源电压，信号输出端用于输出低电压检测信号，m个控制信号端用于接收至少两个不同的控制信号组，多阈值低电压检测电路在接收到不同的控制信号组时，通过信号输出端输出与控制信号组对应的低电压检测信号。其进一步的技术方案为，第一可变电阻包括N个依次串联的分压电阻，每个分压电阻分别与一个传输门并联，每个传输门的控制端分别连接电阻控制模块的一个输出端，1≤N≤2m且N为整数。其进一步的技术方案为，比较模块包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第一NMOS管的栅极与第二NMOS管的栅极相连并连接第一NMOS管的漏极，第一NMOS管的源极和第二NMOS管的源极分别接地，第一NMOS管的漏极还连接第一PMOS管的源极，第一PMOS管的栅极连接比较模块的第一电压输入端，第二NMOS管的漏极连接第二PMOS管的源极，第二PMOS管的栅极连接比较模块的第二电压输入端，第二NMOS管和第二PMOS管的公共端连接比较模块的输出端；第一PMOS管的漏极通过第三电阻和第四电阻连接信号输入端，第二PMOS管的漏极通过第五电阻和第六电阻连接信号输入端，第三电阻和第五电阻的阻值相同，第四电阻与第六电阻的阻值相同，第四电阻与一个传输门并联，传输门还与第六电阻并联，传输门的控制端连接电阻控制模块的输出端。其进一步的技术方案为，电路包括2个控制信号端，第一可变电阻包括3个依次串联的分压电阻；则电阻控制电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端和第四输出端，第一输出端、第二输出端和第三输出端分别用于连接与每个分压电阻并联的传输门的控制端，第四输出端用于连接与第四电阻和第六电阻并联的传输门的控制端；第一输入端分别连接第一或门、第二或门和第四与门的输入端，第一输入端还通过反相端连接第一或门、第二或门和第三与门的输入端，第二输入端分别连接第一与门、第二与门、第三与门和第四与门的输入端，第一或门的输出端连接第一与门的输入端，第二或门的输出端连接第二与门的输入端，第一与门的输出端连接第一输出端，第二与门和第三与门的输出端分别连接第三或门的输入端，第三或门的输出端连接第二输出端，第四与门的输出端连接第三输出端，第一与门、第三或门和第四与门的输出端分别连接第四或门的输入端，第四或门的输出端连接第四输出端。其进一步的技术方案为，带隙基准模块包括第二可变电阻、第七电阻、第八电阻、第九电阻、第一三极管、第二三极管、第十电阻、电容和比较器；第七电阻、第八电阻和第九电阻依次串联，该串联电路的一端连接第一三极管的发射极、另一端连接第二三极管的发射极，第一三极管的基极连接集电极并接地，第二三极管的基极连接集电极并接地，第七电阻与第一三极管的公共端连接比较器的正向输入端，第八电阻与第九电阻的公共端连接比较器的负向输入端，比较器的输出端连接带隙基准模块的输出端；第七电阻和第八电阻的公共端连接第二可变电阻，第二可变电阻的另一端连接比较器的输出端，比较器的输出端还分别连接第十电阻和电容，第十电阻和电容的另一端分别接地。其进一步的技术方案为，第二可变电阻采用熔丝结构，熔丝结构的第二可变电阻包括依次串联的M个熔丝电阻，每个熔丝电阻分别与一根熔丝并联，每个熔丝电阻的两端分别连接一个熔丝压点，M为正整数。其进一步的技术方案为，带隙基准模块中的每个电阻采用温度补偿结构，温度补偿结构的电阻包括若干个依次串联的温度补偿电阻组，每个温度补偿电阻组包括相互串联的两个补偿电阻且两个补偿电阻的电阻温度系数互补。其进一步的技术方案为，每个温度补偿电阻组中的两个补偿电阻分别为具有负电阻温度系数的高阻多晶电阻和具有正电阻温度系数的阱电阻。本专利技术的有益技术效果是：1、本申请公开的多阈值低电压检测电路可以设置多个低电压检测阈值，也即有多组低电压检测释放值LVDR、低电压检测有效值LVDA可用选择，即只需改变控制信号端的控制信号组的值，就可以方便地选择不同的LVDR/LVDA值，从而满足不同集成电路对低电压检测功能的要求。2、采用带隙基准模块提本文档来自技高网...

【技术保护点】
一种多阈值低电压检测电路，其特征在于，所述电路包括：信号输入端、m个控制信号端、信号输出端、分压模块、带隙基准模块、电阻控制模块、比较模块和触发器，所述电阻控制模块包括m个输入端和2

【技术特征摘要】
1.一种多阈值低电压检测电路，其特征在于，所述电路包括：信号输入端、m个控制信号端、信号输出端、分压模块、带隙基准模块、电阻控制模块、比较模块和触发器，所述电阻控制模块包括m个输入端和2m个输出端，m为正整数；所述分压模块的输入端连接所述信号输入端，所述分压模块的输出端连接所述比较模块的第一电压输入端，所述带隙基准模块的输出端连接所述比较模块的第二电压输入端，所述比较模块的输出端连接所述触发器的输入端，所述触发器的输出端连接所述信号输出端；所述分压模块中包括依次串联的第一可变电阻、第一电阻和第二电阻，该串联电路的一端连接所述分压模块的输入端、另一端接地，所述第一电阻和所述第二电阻的公共端连接所述分压模块的输出端，所述第一可变电阻的控制端连接所述电阻控制模块的输出端，所述电阻控制模块的每个输入端分别连接一个控制信号端；所述信号输入端用于连接待检测的电源电压，所述信号输出端用于输出低电压检测信号，所述m个控制信号端用于接收至少两个不同的控制信号组，所述多阈值低电压检测电路在接收到不同的控制信号组时，通过所述信号输出端输出与所述控制信号组对应的低电压检测信号。2.根据权利要求1所述的电路，其特征在于，所述第一可变电阻包括N个依次串联的分压电阻，每个所述分压电阻分别与一个传输门并联，每个所述传输门的控制端分别连接所述电阻控制模块的一个输出端，1≤N≤2m且N为整数。3.根据权利要求2所述的电路，其特征在于，所述比较模块包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连并连接所述第一NMOS管的漏极，所述第一NMOS管的源极和所述第二NMOS管的源极分别接地，所述第一NMOS管的漏极还连接所述第一PMOS管的源极，所述第一PMOS管的栅极连接所述比较模块的第一电压输入端，所述第二NMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的栅极连接所述比较模块的第二电压输入端，所述第二NMOS管和所述第二PMOS管的公共端连接所述比较模块的输出端；所述第一PMOS管的漏极通过第三电阻和第四电阻连接所述信号输入端，所述第二PMOS管的漏极通过第五电阻和第六电阻连接所述信号输入端，所述第三电阻和所述第五电阻的阻值相同，所述第四电阻与所述第六电阻的阻值相同，所述第四电阻与一个传输门并联，所述传输门还与所述第六电阻并联，所述传输门的控制端连接所述电阻控制模块的输出端。4.根据权利要求3所述的电路，其特征在于，所述电路包括2个控制信号端，所述第一可变电阻包括3个依次串联的分压电阻；则所述电...

【专利技术属性】
技术研发人员：居水荣，
申请(专利权)人：居水荣，
类型：发明
国别省市：江苏,32