一种存储单元的制造方法、存储单元及存储器技术

本发明专利技术提供一种存储单元的制造方法、存储单元及存储器，通过提供具有字线的衬底；形成栅电极；形成功函数层，其长度方向与字线成第一角度；沉积有源层；形成侧墙；形成漏电极以及位线，位线与有源层延伸方向成第二角度、与字线成第三角度；形成位线的保护层；形成多介质层；刻蚀多介质层，形成阶梯状电容沟槽，并形成电容以及上电极。本发明专利技术中晶体管的隆起道区沿着功函数层的侧面和顶面分布，形成垂直沟道的晶体管结构，有效抑制短沟道效应，使得晶体管能够在工艺微缩情况下具有良好性能；电容采用了阶梯状沟槽进行制备，具有双层介质层，有效增大电容的面积，进而提高电容量；另外，该存储单元中的重复单元占用面积能够达到4F

Manufacturing method, storage unit and memory of storage unit

The present invention provides a method for manufacturing a storage unit, storage unit and memory, by providing the substrate with a word line; forming a gate electrode; forming a function layer, a first angle to the direction of length and word line; depositing the active layer; forming a side wall; forming a drain electrode and a bit line, a line extending from the active layer the direction angle, and second word line into third angles; the protective layer forming bit line; forming a dielectric layer; etching the multi dielectric layer, formed a ladder shaped capacitor trench, and the formation of capacitor and electrode. The invention of the transistor area distribution function along the uplift layer side and top surface, forming a vertical channel transistor structure, effectively suppress the short channel effect, the transistor has a good performance in the process of miniature case; capacitors with a ladder shaped groove are prepared with double-layer dielectric layer, effectively increase the capacitance the area, and improve the capacity; in addition, the repeat unit in the storage unit occupied area can reach 4F

【技术实现步骤摘要】
一种存储单元的制造方法、存储单元及存储器
本专利技术涉及一种存储单元的制造方法、存储单元及存储器，特别是涉及一种具有4F2单元面积的存储单元的制造方法、存储单元及存储器。
技术介绍
动态随机存储器(英文：DynamicRandomAccessMemory，简称：DRAM)是一种广泛应用于计算机系统的半导体存储器。DRAM由多个存储单元构成，每个存储单元通常包括晶体管和电容；晶体管的栅极与字线电连接、源极与位线电连接、漏电极与电容电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容中的数据信息，或者将数据信息写入到电容中。为了能够在较小面积内制备更多的存储单元，提高DRAM的集成度，通常需要进行工艺微缩；通过缩小晶体管和/或电容的尺寸，使得存储单元具有更小的面积。目前通常一个存储单元的面积为2F×3F＝6F2，其中F为“特征尺寸”即字线的尺寸。然而，专利技术人通过研究发现，在进行工艺微缩时，晶体管和电容的性能随着尺寸的减小也会产生较大的劣化。对于晶体管而言，随着晶体管尺寸的变小，短沟道效应也越来越明显，即晶体管的阈值电压会随着晶体管尺寸的变小而变小，这样较小的字线电压就能够开启晶体管，从而导致读写的错误，严重时短沟道效应还可能导致晶体管的穿通失效。对于电容而言，电容尺寸的缩小使得用于存储的电荷量随之减少，电荷量的减小使得不同数据信息(“0”和“1”)所对应的信号差距变小，这样，当进行数据信息读取时，可能导致数据信息的误读。因此，如何克服上述工艺微缩引起的器件性能劣化，进而提高DRAM的集成度，是本领域技术人员亟需解决的技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种存储单元的制造方法、存储单元及存储器，用于解决现有技术中工艺微缩引起器件性能劣化的问题，提高DRAM的集成度。为实现上述目的及其他相关目的，本专利技术提供一种存储单元的制造方法，该方法包括以下步骤：提供衬底，并于所述衬底上形成被第一介质层掩埋的第一字线和第二字线；基于第一光刻图形刻蚀所述第一介质层，使得于所述第一字线上形成第一栅沟槽以及于所述第二字线上形成第二栅沟槽，并且使得于所述第一栅沟槽内填充栅金属形成第一栅电极以及于所述第二栅沟槽内填充栅金属形成第二栅电极；基于所述第一光刻图形，于所述第一栅电极上形成第一功函数层而浮突于所述第一介质层上，并于所述第一功函数层的浮突表面形成第一栅介质层；于所述第二栅电极上形成第二功函数层而浮突于所述第一介质层上，并于所述第二功函数层的浮突表面形成第二栅介质层，其中，所述第一功函数层的长度方向与所述第一字线之间的夹角以及所述第二功函数层的长度方向与所述第二字线之间的夹角均成大于0度且小于90度的第一角度，所述第一功函数层和第一字线的交叠部分，与所述第二功函数层和第二字线的交叠部分对称设置；于所述第一介质层上沉积有源层，所述有源层包括攀爬过所述第一功函数层的第一隆起道区、攀爬过所述第二功函数层的第二隆起道区、连接于所述第一隆起道区和所述第二隆起道区之间并成谷状凹陷的漏区、连接于所述第一隆起道区且形成于所述第一介质层的第一源区、连接于所述第二隆起道区且形成于所述第一介质层上的第二源区；于所述有源层的表面形成第二介质层；于所述第二介质层对应于所述第一源区与所述第二源区的外侧面、以及所述漏区上分别形成对应于所述有源层侧边与中央的第一材料的第一侧墙；于对应于所述有源层侧边的所述第一侧墙侧面、所述第二介质层的边缘、以及所述有源层的边缘形成第二材料的第二侧墙；基于第二光刻图形，刻蚀移除所述漏区上对应于所述有源层中央的所述第一侧墙，形成漏电极沟槽，并于所述漏电极沟槽内形成漏电极；于所述漏电极上沉积形成位线，所述位线与漏电极电接触，所述位线与所述有源层的延伸方向之间的夹角成第二角度，所述位线与所述第一字线之间的夹角及与所述第二字线之间的夹角均成第三角度；于所述位线的顶部和侧面形成保护层；依次交替沉积第一材料和第二材料形成具有多层结构的多介质层；基于第三光刻图形，自对准选择性刻蚀第一材料和第二材料、对应于所述有源层侧边的所述第一侧墙直至暴露所述有源层，使得于所述有源层的第一源区上形成包括多个阶梯状结构的第一电容沟槽，以及于所述有源层的第二源区上形成包括多个阶梯状结构的第二电容沟槽；于所述第一电容沟槽内依次形成第一电容下极板、第一电容介质层、第一电容上极板，形成第一电容；于所述第二电容沟槽内依次形成第二电容下极板、第二电容介质层、第二电容上极板，形成第二电容；以及于第一电容上极板和第二电容上极板上形成上电极。可选地，的步骤包括：于所述衬底表面形成第一材料的所述第一介质层；于所述第一介质层上沉积字线金属层；刻蚀所述字线金属层，得到所述第一字线和所述第二字线；沉积第一材料掩埋所述第一字线和所述第二字线。可选地，所述第一栅电极的部分底面与所述第一字线局部相重合，所述二栅电极的部分底面与所述第二字线相重合；且所述第一栅电极与所述第一字线重合面积相对于所述第一栅电极底面积的比例、以及所述第二栅电极相对于所述第二字线重合面积与第二栅电极底面积的比例均介于35％至99.8％。可选地，在形成所述第一侧墙与所述第二侧墙的过程中，包括：基于第四光刻图形，刻蚀形成所述有源层和所述第二介质层的边缘；沉积第一材料，于所述第一源区对应的第二介质层侧面、所述第二源区对应的第二介质层侧面、以及所述漏区对应的第二介质层侧面形成第一材料的所述第一侧墙；基于第四光刻图形，刻蚀形成对应于所述有源层侧边的所述第一侧墙的边缘；沉积第二材料的介质层，于所述第一侧墙的侧面形成第二侧墙，并抛光以暴露所述第一侧墙的顶面。可选地，沉积第二材料之前，还包括：基于第四光刻图形，刻蚀在所述有源层覆盖区域之外的所述第一介质层，使刻蚀后的第一介质层顶面与未刻蚀的第一介质层顶面存在间距。可选地，所述间距介于所述第一功函数层高度或所述第二功函数层高度的1％至98％。可选地，于所述第一电容与所述第二电容的形成过程中，包括：于所述第一电容沟槽内形成第一电容下极板，于所述第二电容沟槽内形成第二电容下极板，第一电容下极板与所述第一电容沟槽共形，第二电容下极板与所述第二电容沟槽共形；刻蚀所述位线上多介质层顶部的第二材料，并暴露第一材料；蚀去暴露出的第一材料；于所述第一电容下极板的内壁和暴露的外壁形成第一电容介质层，并且于所述第二电容下极板的内壁和暴露的外壁形成第二电容介质层；以及于所述第一电容介质层上形成上第一电容上极板，并且于所述第二电容介质层上形成第二电容上极板。可选地，所述第一角度介于25度至35度，所述第二角度介于12度至60度，所述第三角度介于28度至90度。可选地，任一的所述第一功函数层的图形和所述第二功函数层的图形均包括弧形或矩形。本专利技术实施例还提供一种存储单元，所述存储单元至少包括：衬底，以及设置在所述衬底上的第一介质层；第一字线和第二字线，所述第一字线和所述第二字线掩埋于所述第一介质层内、且被所述第一介质层相互隔开；第一栅电极和第二栅电极，所述第一栅电极穿过所述第一介质层而设置于所述第一字线上并与所述第一字线部分重合，所述第二栅电极穿过所述第一介质层而设置于所述第二字线上并与所述第二字线部分重合；第一功函数层和第二功函数层，设置于本文档来自技高网...

【技术保护点】
一种存储单元的制造方法，其特征在于，所述制造方法至少包括以下步骤：提供衬底，并于所述衬底上形成被第一介质层掩埋的第一字线和第二字线；基于第一光刻图形刻蚀所述第一介质层，使得于所述第一字线上形成第一栅沟槽以及于所述第二字线上形成第二栅沟槽，并且使得于所述第一栅沟槽内填充栅金属形成第一栅电极以及于所述第二栅沟槽内填充栅金属形成第二栅电极；基于所述第一光刻图形，于所述第一栅电极上形成第一功函数层而浮突于所述第一介质层上，并于所述第一功函数层的浮突表面形成第一栅介质层；于所述第二栅电极上形成第二功函数层而浮突于所述第一介质层上，并于所述第二功函数层的浮突表面形成第二栅介质层，其中，所述第一功函数层的长度方向与所述第一字线之间的夹角以及所述第二功函数层的长度方向与所述第二字线之间的夹角均成大于0度且小于90度的第一角度，所述第一功函数层和第一字线的交叠部分，与所述第二功函数层和第二字线的交叠部分对称设置；沉积有源层于所述第一介质层上，所述有源层包括攀爬过所述第一功函数层的第一隆起道区、攀爬过所述第二功函数层的第二隆起道区、连接于所述第一隆起道区和所述第二隆起道区之间并呈谷状凹陷的漏区、连接于所述第一隆起道区且形成于所述第一介质层上的第一源区、连接于所述第二隆起道区且形成于所述第一介质层上的第二源区；形成第二介质层于所述有源层的表面；分别形成对应于所述有源层侧边与中央的第一材料的第一侧墙于所述第二介质层对应于所述第一源区与所述第二源区的外侧面、以及所述漏区上；形成第二材料的第二侧墙于对应所述有源层侧边的所述第一侧墙侧面、所述第二介质层的边缘、以及所述有源层的边缘；基于第二光刻图形，刻蚀移除所述漏区上对应于所述有源层中央的所述第一侧墙，以形成漏电极沟槽，并于所述漏电极沟槽内形成漏电极；沉积形成位线于所述漏电极上，所述位线与所述漏电极电接触，所述位线与所述有源层的延伸方向之间的夹角成第二角度，所述位线与所述第一字线之间的夹角及与所述第二字线之间的夹角均成第三角度；形成保护层于所述位线的顶部和侧面；依次交替沉积第一材料和第二材料，以形成具有多层结构的多介质层；基于第三光刻图形，自对准选择性刻蚀第一材料和第二材料、对应于所述有源层侧边的所述第一侧墙直至暴露所述有源层，使得于所述有源层的第一源区上形成包括多个阶梯状结构的第一电容沟槽，以及形成包括多个阶梯状结构的第二电容沟槽于所述有源层的第二源区上；依次形成第一电容下极板、第一电容介质层、第一电容上极板于所述第一电容沟槽内，以形成第一电容，并且依次形成第二电容下极板、第二电容介质层、第二电容上极板于所述第二电容沟槽内，以形成第二电容；以及形成上电极于第一电容上极板和第二电容上极板上。...

【技术特征摘要】
1.一种存储单元的制造方法，其特征在于，所述制造方法至少包括以下步骤：提供衬底，并于所述衬底上形成被第一介质层掩埋的第一字线和第二字线；基于第一光刻图形刻蚀所述第一介质层，使得于所述第一字线上形成第一栅沟槽以及于所述第二字线上形成第二栅沟槽，并且使得于所述第一栅沟槽内填充栅金属形成第一栅电极以及于所述第二栅沟槽内填充栅金属形成第二栅电极；基于所述第一光刻图形，于所述第一栅电极上形成第一功函数层而浮突于所述第一介质层上，并于所述第一功函数层的浮突表面形成第一栅介质层；于所述第二栅电极上形成第二功函数层而浮突于所述第一介质层上，并于所述第二功函数层的浮突表面形成第二栅介质层，其中，所述第一功函数层的长度方向与所述第一字线之间的夹角以及所述第二功函数层的长度方向与所述第二字线之间的夹角均成大于0度且小于90度的第一角度，所述第一功函数层和第一字线的交叠部分，与所述第二功函数层和第二字线的交叠部分对称设置；沉积有源层于所述第一介质层上，所述有源层包括攀爬过所述第一功函数层的第一隆起道区、攀爬过所述第二功函数层的第二隆起道区、连接于所述第一隆起道区和所述第二隆起道区之间并呈谷状凹陷的漏区、连接于所述第一隆起道区且形成于所述第一介质层上的第一源区、连接于所述第二隆起道区且形成于所述第一介质层上的第二源区；形成第二介质层于所述有源层的表面；分别形成对应于所述有源层侧边与中央的第一材料的第一侧墙于所述第二介质层对应于所述第一源区与所述第二源区的外侧面、以及所述漏区上；形成第二材料的第二侧墙于对应所述有源层侧边的所述第一侧墙侧面、所述第二介质层的边缘、以及所述有源层的边缘；基于第二光刻图形，刻蚀移除所述漏区上对应于所述有源层中央的所述第一侧墙，以形成漏电极沟槽，并于所述漏电极沟槽内形成漏电极；沉积形成位线于所述漏电极上，所述位线与所述漏电极电接触，所述位线与所述有源层的延伸方向之间的夹角成第二角度，所述位线与所述第一字线之间的夹角及与所述第二字线之间的夹角均成第三角度；形成保护层于所述位线的顶部和侧面；依次交替沉积第一材料和第二材料，以形成具有多层结构的多介质层；基于第三光刻图形，自对准选择性刻蚀第一材料和第二材料、对应于所述有源层侧边的所述第一侧墙直至暴露所述有源层，使得于所述有源层的第一源区上形成包括多个阶梯状结构的第一电容沟槽，以及形成包括多个阶梯状结构的第二电容沟槽于所述有源层的第二源区上；依次形成第一电容下极板、第一电容介质层、第一电容上极板于所述第一电容沟槽内，以形成第一电容，并且依次形成第二电容下极板、第二电容介质层、第二电容上极板于所述第二电容沟槽内，以形成第二电容；以及形成上电极于第一电容上极板和第二电容上极板上。2.根据权利要求1所述的存储单元的制造方法，其特征在于，所述提供衬底的步骤包括：形成第一材料的所述第一介质层于所述衬底表面；沉积字线金属层于所述第一介质层上；刻蚀所述字线金属层，得到所述第一字线和所述第二字线；以及沉积第一材料掩埋所述第一字线和所述第二字线。3.根据权利要求1所述的存储单元的制造方法，其特征在于，所述第一栅电极的部分底面与所述第一字线局部相重合，所述第二栅电极的部分底面与所述第二字线局部相重合；且所述第一栅电极与所述第一字线重合面积相对于所述第一栅电极底面积的比例、以及所述第二栅电极与所述第二字线重合面积相对于所述第二栅电极底面积的比例均介于35％至99.8％。4.根据权利要求1所述的存储单元的制造方法，其特征在于，在形成所述第一侧墙与所述第二侧墙的过程中，包括：基于第四光刻图形，刻蚀形成所述有源层和所述第二介质层的边缘；以沉积第一材料的方式，形成第一材料的所述第一侧墙于所述第一源区对应的第二介质层侧面、所述第二源区对应的第二介质层侧面、以及所述漏区对应的第二介质层侧面；基于第四光刻图形，刻蚀形成所述第一侧墙的边缘，对应于所述有源层侧边；以及以沉积第二材料的介质层的方式，形成所述第二侧墙于所述第一侧墙的侧面，并抛光以暴露所述第一侧墙的顶面。5.根据权利要求4所述的存储单元的制造方法，其特征在于，沉积第二材料之前，还包括：基于第四光刻图形，刻蚀在所述有源层覆盖区域之外的所述第一介质层，使刻蚀后的第一介质层顶面与未刻蚀的第一介质层顶面存在间距，所述间距介于所述第一功函数层高度或所述第二功函数层高度的1％至98％。6.根据权利要求1所述的存储单元的制造方法，其特征在于，于所述第一电容与所述第二电容的形成过程中，包括：形成第一电容下极板于所述第一电容沟槽内，形成第二电容下极板于所述第二电容沟槽内，所述第一电容下极板与所述第一电容沟槽共形，所述第二电容下极板与所述第二电容沟槽共形；刻蚀所述位线上多介质层顶部的第二材料，并暴露第一材料；蚀去暴露出第一材料；形成第一电容介质层于所述第一电容下极板的内壁和暴露的外壁，并且形成第二电容介质层于所述第二电容下极板的内壁和暴露的外壁；以及形成上第一电容上极板于所述第一电容介质层上，并且形成第二电容上极板于所述第二电容介质层上。7.根据权利要求1所述的存储单元的制造方法，其特征在于，所述第一角度介于25度至35度，所述第二角度介于12度至60度，所述第三角度介于28度至90度，任一的所述第一功函数层的图形和所述第二功函数层的图形均包括弧形或矩形。8.一种存储单元，其特征在于，所述存储单...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34