基于电子束（E‑BEAM）的半导体器件特征制造技术

公开了基于电子束(e‑beam)的半导体器件特征。在特定方面，一种方法包括执行第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从特征到有源区域的距离大于或等于阈值距离。该方法还包括执行电子束(e‑beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。

Based on electron beam (E BEAM) the characteristics of semiconductor devices

Discloses based on electron beam (e beam) the characteristics of semiconductor devices. In particular, a method includes performing a first photolithography process to produce a first set of cut pattern features on a semiconductor device. The distance from feature to active region of each feature in the first cut pattern feature is greater than or equal to the threshold distance. The method also includes the implementation of electron beam (e beam) technology in semiconductor device manufacturing second cutting pattern features. Second the distance from second cut pattern feature to the active region of second cut pattern feature is less than or equal to the threshold distance.

【技术实现步骤摘要】
【国外来华专利技术】基于电子束(E-BEAM)的半导体器件特征相关申请的交叉引用本申请要求于2015年2月20日提交的共同拥有的美国非临时专利申请No.14/627,653的优先权，其全部内容通过引用明确地并入本文。
本公开总体上涉及基于电子束(e-beam)的半导体器件特征。
技术介绍
在集成电路(IC)的制造期间，可以使用193纳米(nm)浸没式光刻(193i)工艺(例如，光学光刻技术)来对半导体器件的多个特征进行图案化。多个特征可以形成在半导体器件的不同层上。例如，线和间隔图案可以形成在半导体器件的第一层上。另外，193i工艺可以用于向线和间隔图案应用一个或多个切割图案以及/或者在线和间隔图案上方形成一个或多个其他特征，诸如过孔、有源区域(例如，金属线)、接触件等。为了形成一个或多个其他特征，可以向半导体器件应用不同的颜色切割图案和/或不同的颜色块图案。每个切割图案和/或块图案使用不同的掩模，这增加了制造半导体器件的成本和时间量。
技术实现思路
本公开描述了一种具有使用电子束(e-beam)工艺(例如，直接写入电子束工艺)形成的一个或多个半导体器件特征的半导体器件。半导体器件可以包括使用一个或多个光学光刻工艺(诸如193i光刻工艺或极紫外光刻(EUV)工艺)形成的其他半导体器件特征。电子束光刻工艺可以具有比一个或多个光学光刻工艺更高的分辨率(例如，更小的余量)。然而，电子束工艺可能比一个或多个光学光刻工艺(诸如193i工艺)更耗时(例如，具有较低的生产量)。因此，使用电子束工艺与一个或多个光学光刻工艺组合以形成半导体器件的特征可以产生具有较小的占用面积(例如，较小的布局尺寸)的半导体器件，并且与在不使用电子束工艺的情况下形成半导体器件相比，可以使用较少数目的掩模。使用电子束工艺形成的半导体器件的特征可以根据在半导体器件的布局设计阶段期间应用的设计规则(例如，一个或多个阈值)来标识。为了说明，半导体器件的第一布局设计可以包括与第一光刻工艺(诸如光学光刻工艺(例如，193i工艺))相关联的多个切割图案特征。布局设计设备(诸如具有处理器和存储器的计算机)可以将一组设计规则应用于第一布局设计以生成比第一布局设计更紧凑(例如，具有更小的占用面积)的第二布局设计。例如，布局设计设备可以应用该组设计规则以将多个切割图案特征划分为与第一光刻工艺相关联的第一组切割图案特征和与电子束工艺相关联的第二组切割图案特征。为了说明，作为说明性的非限制性示例，该组设计规则可以包括一个或多个阈值，用以基于至少一个特征到有源区域(例如，对应于晶体管的源极、漏极或沟道的扩散区域)的距离(例如，横向距离、高度距离或对角距离)、至少一个特征到过孔的距离、至少一个特征的两个边缘之间的角度、或其组合来标识至少一个特征。横向距离可以是半导体器件的同一层上或不同垂直层上的两个不同特征之间的水平距离。高度距离可以是半导体器件的不同垂直层上的两个不同特征之间的垂直距离。对角距离可以是半导体器件的同一层上或不同垂直层上的两个不同特征之间的直接(例如最短)距离。布局设计设备可以生成第二布局设计，使得第一布局设计的多个切割图案特征被划分为与第一光刻工艺相关联的第一组切割图案特征和与电子束工艺相关联的第二组切割图案特征(例如，使用该组设计规则标识的特征)。例如，布局设计设备可以生成第二布局设计，使得第二组切割图案特征中的每一个使用与第一光刻工艺相对应的第一余量被分离，并且第二组切割图案特征中的每一个使用与电子束工艺相对应的第二余量被分离。制造系统可以使用电子束工艺和第一光刻工艺(例如，光学光刻工艺)的组合来基于第二布局设计生成图案化的半导体器件。在一些实现中，可以使用第一光刻工艺(例如，光学光刻工艺，诸如193i光刻工艺或EUV工艺)来制造与半导体器件的第一特征相对应的第一切割图案，并且可以使用电子束光刻工艺来制造与半导体器件的第二特征相对应的第二切割图案。另外地或替代地，可以使用第一光刻工艺来形成与半导体器件的第一特征相对应的第一块图案，并且可以使用电子束光刻工艺来形成与半导体器件的第二块特征相对应的第二块图案。在一个特定方面，一种方法包括执行第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从该特征到有源区域的距离大于或等于阈值距离。该方法还包括执行电子束(e-beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。在另一特定方面，一种半导体器件包括第一组切割图案特征和第二切割图案特征。第一组切割图案特征通过第一光刻工艺形成。第一组切割图案特征中的每个特征的从该特征到有源区域的距离等于或大于阈值距离。第二切割图案特征通过电子束(e-beam)工艺形成。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。在另一特定方面，一种计算机可读存储设备，存储有指令，这些指令在由处理器执行时引起处理器执行操作，这些操作包括发起第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从该特征到有源区域的距离大于或等于阈值距离。该操作还可以包括发起电子束(e-beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。在另一特定方面，一种方法包括接收包括与第一光刻工艺相关联的多个切割图案特征的第一半导体布局设计。该方法还包括向第一半导体布局设计应用一组设计规则以标识多个切割图案特征中的第一组切割图案特征和第二组切割图案特征。该方法还包括基于第一半导体布局设计来生成第二半导体布局设计。第二半导体布局设计包括与第一光刻工艺相关联的第一组切割图案特征和与电子束(e-beam)工艺相关联的第二组切割图案特征。由公开的实施例中的至少一个实施例提供的一个特别的优点是使用电子束工艺和一个或多个光学光刻工艺的组合形成的半导体器件。与不使用电子束工艺形成半导体器件相比，使用该组合形成半导体器件可以使用较少数目的掩模。另外，与不使用电子束工艺形成半导体器件相比，使用该组合形成半导体器件产生具有减小的占用面积(例如，减小的总体尺寸)的半导体器件。因此，与不使用电子束工艺形成半导体器件相比，使用电子束工艺和一个或多个光学光刻工艺的组合可以降低制造半导体器件的成本和时间量。本公开的其他方面、优点和特征将在检查整个申请(包括以下部分：附图说明、具体实施方式和权利要求书)之后将变得显而易见。附图说明图1是具有第一组切割图案特征和第二组切割图案特征的半导体器件的特定说明性实施例的图；图2包括用于示出使用电子束(e-beam)工艺形成的U形有源区域的图；图3包括用于示出使用电子束工艺形成的接触件的图；图4是形成包括基于电子束的半导体器件特征的半导体器件的方法的特定说明性实施例的流程图；图5是生成包括基于电子束的半导体器件特征的半导体布局设计的方法的特定说明性实施例的流程图；图6是包括基于电子束的半导体器件特征的设备的框图；以及图7是制造包括基于电子束的半导体器件特征的电子设备的制造工艺的特定说明性实施例的数据流程图。具体实施方式下面参考附图描述本公开的特定实施例。在说明书中，共同的特征用共本文档来自技高网...

【技术保护点】
一种方法，包括：执行第一光刻工艺以在半导体器件上制造第一组切割图案特征，其中所述第一组切割图案特征中的每个特征的从所述特征到有源区域的距离大于或等于阈值距离；以及执行电子束(e‑beam)工艺以在所述半导体器件上制造第二切割图案特征，其中所述第二切割图案特征的从所述第二切割图案特征到所述有源区域的第二距离小于或等于所述阈值距离。

【技术特征摘要】
【国外来华专利技术】2015.02.20 US 14/627,6531.一种方法，包括：执行第一光刻工艺以在半导体器件上制造第一组切割图案特征，其中所述第一组切割图案特征中的每个特征的从所述特征到有源区域的距离大于或等于阈值距离；以及执行电子束(e-beam)工艺以在所述半导体器件上制造第二切割图案特征，其中所述第二切割图案特征的从所述第二切割图案特征到所述有源区域的第二距离小于或等于所述阈值距离。2.根据权利要求1所述的方法，其中所述阈值距离对应于所述第一光刻工艺的间隔余量，并且其中所述阈值距离是阈值横向距离、阈值高度距离或阈值对角距离。3.根据权利要求1所述的方法，其中与所述第一光刻工艺相比所述电子束工艺是更高分辨率的工艺。4.根据权利要求1所述的方法，其中所述第二切割图案特征被包括在第二组切割图案特征中，并且其中所述第二组切割图案特征包括一个或多个切割图案特征。5.根据权利要求1所述的方法，其中所述第一光刻工艺包括193纳米(nm)浸没式(193i)工艺或极紫外(EUV)工艺。6.根据权利要求1所述的方法，其中所述第一组切割图案特征使用单个掩模或使用多个掩模来形成。7.根据权利要求1所述的方法，其中所述第一组切割图案特征被包括在第二组切割图案特征中，并且其中所述电子束工艺被配置为使用单程切割图案工艺来形成所述第二组切割图案特征。8.根据权利要求7所述的方法，其中所述第一组切割图案特征对应于第一组一个或多个过孔结构，并且其中所述第二组一个或多个切割图案特征对应于第二组一个或多个过孔结构。9.根据权利要求1所述的方法，还包括在所述第一组切割图案特征的制造之前以及在所述第二切割图案特征的制造之前，执行193纳米(nm)浸没式(193i)工艺以形成一维(1D)线和间隔图案。10.根据权利要求1所述的方法，还包括在所述第一组切割图案特征的制造之后以及在所述第二切割图案特征的制造之后：执行第二光刻工艺以在所述半导体器件上制造第一块切割图案；以及执行所述电子束工艺以在所述半导体器件上制造第二块切割图案。11.根据权利要求10所述的方法，其中所述第二光刻工艺是193纳米(nm)浸没式(193i)工艺，并且其中用于制造所述第二块切割图案的所述电子束工艺使用化学增幅。12.根据权利要求1所述的方法，其中形成所述有源区域包括：执行所述第一光刻工艺以形成所述有源区域的第一边缘；以及执行所述电子束工艺以形成所述有源区域的第二边缘，其中由所述第一边缘和所述第二边缘形成角部。13.根据权利要求1所述的方法，还包括形成耦合到所述有源区域的接触件，其中所述有源区域使用所述第一光刻工艺来形成，并且其中所述接触件使用所述电子束工艺来形成。14.根据权利要求1所述的方法，还包括：执行193纳米(nm)浸没式(193i)工艺以产生与所述半导体器件的所述有源区域相关联的水平切割图案；以及执行所述电子束工艺以产生第一切割图案和第二切割图案，其中所述第一切割图案和所述第二切割图案中的每个切割图案实质上垂直于所述水平切割图案，并且其中所述水平切割图案、所述第一切割图案和所述第二切割图案限定U形有源区域。15.一种半导体器件，包括：第一组切割图案特征，所述第一组切割图案特征通过第一光刻工艺形成，其中所述第一组切割图案特征中的每个特征的从所述特征到有源区域的距离大于或等于阈值距离；以及第二切割图案特征，通过电子束(e-beam)工艺形成，其中所述第二切割图案特征的从所述第二切割图案特征到所述有源区域的第二距离小于或等于所述阈值距离。16.根据权利要求15所述的半导体器件，其中所述第一组切割图案特征对应于第一组一个或多个过孔结构，并且其中所述第二切割图案特征对应于第二过孔结构。17.根据权利要...

【专利技术属性】
技术研发人员：S·S·宋，J·J·徐，杨达，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US