氮化镓晶体管及其制造方法技术

本发明专利技术提供一种氮化镓晶体管及其制造方法，其中方法包括：在势垒层表面上方形成P型掺杂的氮化镓铝层，其中，所述P型掺杂的氮化镓铝层的宽度小于所述势垒层的宽度；在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层；在所述P型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔；在所述P型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极；在所述P型掺杂的氮化镓铝层上方形成栅极。本发明专利技术提供的氮化镓晶体管及其制造方法，能够实现器件常关，满足实际应用需求，并且能够降低器件的导通电阻，从而降低器件的导通损耗，提升器件的整体性能。

【技术实现步骤摘要】
氮化镓晶体管及其制造方法
本专利技术涉及半导体
，尤其涉及一种氮化镓晶体管及其制造方法。
技术介绍
氮化镓(GaN)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射的性能，其应用在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是短波光电子器件和高压高频率大功率器件的最佳材料。因此，氮化镓晶体管已经成为功率器件中的研究热点。但是，现有技术中的氮化镓晶体管都是常开型的，为了满足实际应用需求，使氮化镓晶体管与传统的大功率晶体管兼容，研制常关型氮化镓晶体管是非常必要的。
技术实现思路
本专利技术提供一种氮化镓晶体管及其制造方法，用以制造常关型氮化镓晶体管，弥补现有技术的不足。本专利技术提供一种氮化镓晶体管制造方法，包括：在势垒层表面上方形成P型掺杂的氮化镓铝层，其中，所述P型掺杂的氮化镓铝层的宽度小于所述势垒层的宽度；在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层；在所述P型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔；在所述P型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极；在所述P型掺杂本文档来自技高网...

【技术保护点】
一种氮化镓晶体管制造方法，其特征在于，包括：在势垒层表面上方形成P型掺杂的氮化镓铝层，其中，所述P型掺杂的氮化镓铝层的宽度小于所述势垒层的宽度；在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层；在所述P型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔；在所述P型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极；在所述P型掺杂的氮化镓铝层上方形成栅极。

【技术特征摘要】
1.一种氮化镓晶体管制造方法，其特征在于，包括：在势垒层表面上方形成P型掺杂的氮化镓铝层，其中，所述P型掺杂的氮化镓铝层的宽度小于所述势垒层的宽度；在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层；在所述P型掺杂的氮化镓铝层两侧的保护层中，分别开设接触孔；在所述P型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极；在所述P型掺杂的氮化镓铝层上方形成栅极。2.根据权利要求1所述的方法，其特征在于，在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积保护层，包括：在所述P型掺杂的氮化镓铝层的两侧、所述势垒层的表面上方，沉积一层氮化硅钝化层，所述氮化硅钝化层的高度小于所述P型掺杂的氮化镓铝层的高度；在所述P型掺杂的氮化镓铝层的两侧、所述氮化硅钝化层的表面上方，沉积一层PETEOS氧化层；其中，所述氮化硅钝化层和所述PETEOS氧化层形成所述保护层。3.根据权利要求1所述的方法，其特征在于，在势垒层表面形成P型掺杂的氮化镓铝层之前，还包括：在硅衬底上形成未掺杂的氮化镓层；在所述未掺杂的氮化镓层上形成未掺杂的氮化镓铝层作为所述势垒层。4.根据权利要求1-3任一项所述的方法，其特征在于，在所述P型掺杂的氮化镓铝层两侧的所述接触孔中分别形成源极和漏极，包括：对所述接触孔进行金属沉积前的表面处理；采用磁控溅射镀膜工艺，在所述P型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积欧姆电极金属层；采用光刻工艺对所述欧姆电极金属层进行刻蚀，形成源极和漏极。5.根据权利要求4所述的方法，其特征在于，采用磁控溅射镀膜工艺，在所述P型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积欧姆电极金属层，包括：采用磁控溅射镀膜工艺，在所述P型掺杂的氮化镓铝层上方、所述保护层以及所述接触孔中沉积第一金属钛层，所述第一金属钛层的厚度为200埃；在所述第一金属钛层上沉积金属铝层，所述金属铝层的厚度...

【专利技术属性】
技术研发人员：刘美华，孙辉，林信南，陈建国，
申请(专利权)人：北京大学，北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京,11