具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法技术

本发明专利技术公开了非易失性存储器单元，其包括具有第一区和第二区的衬底，所述第一区和所述第二区之间具有沟道区。浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘。选择栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘。所述选择栅包括多晶硅材料块，以及沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层。所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘。控制栅设置在所述浮栅上方并与所述浮栅绝缘，并且擦除栅设置在所述第一区的上方并与所述第一区绝缘，且横向地邻近所述浮栅设置并与所述浮栅绝缘。

Split gate nonvolatile memory cell with metal enhancement gate and method of manufacturing the same

A nonvolatile memory cell including a substrate having a first region and a second region having a channel region between the first and second regions is disclosed. The floating gate is disposed above the first portion adjacent to the first zone in the channel region and is insulated from the first portion. The selection gate is disposed above the second portion adjacent to the second zone in the channel region and is insulated from the second portion. The selection gate includes a polysilicon material block, and a work function metal material layer extending along the bottom and side surfaces of the polysilicon material block. The selection gate is insulated from the second portion of the trench region by the silicon dioxide layer and the high K insulating material layer. The control gate is disposed above the floating gate and insulated from the floating gate, and erase gate is arranged on the upper part of the first region and insulated from the first region and lateral adjacent to the floating gate set and insulated from the floating gate.

【技术实现步骤摘要】
【国外来华专利技术】具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法
本专利技术涉及一种具有选择栅、浮栅、控制栅和擦除栅的非易失性闪存存储器单元。
技术介绍
具有选择栅极、浮动栅极、控制栅极和擦除栅极的分裂栅非易失性闪存存储器单元是本领域中已知的。参见例如美国专利6,747,310和7,868,375。在浮栅上具有突出部的擦除栅也是本领域中所熟知的。参见例如美国专利5,242,848。所有这三篇专利全文以引用方式并入本文。二氧化硅已被用作分裂栅非易失性闪存存储器的选择栅(也称为WL(字线))的栅极电介质。随着闪存存储器单元尺寸的减小，二氧化硅的厚度也变得更薄，以增加用于较高电流驱动器的栅极电容。然而，随着选择栅氧化物减少到2nm以下，氧化物漏电流明显增加。如下文所述，首先用栅极或者替换用金属栅极(HKMG-高K金属栅极)代替二氧化硅，可以减轻泄漏，并且同时增强单元读取电流的选择栅电流驱动。因此，本专利技术的目的之一是随着尺寸的不断缩小而提高存储器单元的性能。
技术实现思路
一种非易失性存储器单元，包括：第一导电类型的衬底，所述衬底具有第二导电类型的第一区、所述第二导电类型的第二区，所述第二区与所述本文档来自技高网...

【技术保护点】
一种非易失性存储器单元，包括：第一导电类型的衬底，所述第一导电类型的衬底具有第二导电类型的第一区、所述第二导电类型的第二区，所述第二区与所述第一区间隔开，从而在两者之间形成沟道区；浮栅，所述浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；选择栅，所述选择栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘，所述选择栅包括：多晶硅材料块，以及沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层，其中所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘；设置在所述浮栅上方并且与所述浮栅绝缘的控制栅；以及擦除栅，所述擦除栅设置在所...

【技术特征摘要】
【国外来华专利技术】2015.01.05 US 14/5896561.一种非易失性存储器单元，包括：第一导电类型的衬底，所述第一导电类型的衬底具有第二导电类型的第一区、所述第二导电类型的第二区，所述第二区与所述第一区间隔开，从而在两者之间形成沟道区；浮栅，所述浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；选择栅，所述选择栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘，所述选择栅包括：多晶硅材料块，以及沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层，其中所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘；设置在所述浮栅上方并且与所述浮栅绝缘的控制栅；以及擦除栅，所述擦除栅设置在所述第一区上方并与所述第一区绝缘，并且横向地邻近所述浮栅设置并与所述浮栅绝缘。2.根据权利要求1所述的存储器单元，其中所述高K绝缘材料为HfO2、ZrO2和TiO2中的至少一种。3.根据权利要求1所述的存储器单元，其中所述擦除栅包括：第二多晶硅材料块；以及沿着所述第二多晶硅材料块的底部和侧表面延伸的功函数金属材料层。4.根据权利要求4所述的存储器单元，还包括：设置在所述多晶硅材料块的上表面上的硅化物；以及设置在所述第二多晶硅材料块的上表面上的硅化物。5.根据权利要求4所述的存储器单元，其中所述擦除栅通过二氧化硅和通过高K绝缘材料层与所述浮栅绝缘。6.根据权利要求1所...

【专利技术属性】
技术研发人员：CM陈，MT吴，JW杨，CS苏，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US