半导体存储器装置制造方法及图纸

半导体存储器装置。本发明专利技术降低半导体存储器装置刷新时的大的峰值电流IDDP，并且确保位线的感测放大器容限为规定值以上。半导体存储器装置在多条字线与多条位线的各交叉点处分别具有存储器胞元，且具备从来自多个存储器胞元的多条数据线读出数据的感测放大器、及具有从多条数据线锁存数据的第1晶体管的感测放大器锁存电路，其中，与多条字线平行的相同列线的多个感测放大器被分割为多个感测放大器电路群组，所述经分割的感测放大器电路群组还包括第2晶体管，所述第2晶体管基于从数据读出时的字线启动开始延迟的锁存信号，来锁存读出数据。

Semiconductor memory device

Semiconductor memory device. The invention reduces a large peak current IDDP when the semiconductor memory device is refreshed, and ensures that the sense amplifier of the bit line is limited to a predetermined value. The intersection of a semiconductor memory device in a plurality of word lines and a plurality of bit lines respectively with memory cells, and available from a plurality of data lines from a plurality of memory cells to read data, and the sense amplifier has first transistor latch data from a plurality of data line sense amplifier latch among them, circuit, and a plurality of sense a plurality of word lines parallel to the same column amplifier is divided into a plurality of sense amplifier circuit group, the segmentation of the sense amplifier circuit group also includes a second transistor, the second transistor start delay latch signal from the word line read data based on time to read data latch.

【技术实现步骤摘要】
半导体存储器装置
本专利技术涉及一种例如动态存取存储器(dynamicaccessmemory)(以下称作DRAM)等半导体存储器装置。
技术介绍
DRAM具有易失性存储器元件，为了保持被保存于该易失性存储器元件中的数据(data)，必须进行刷新(refresh)。此处，DRAM的刷新包含自动刷新(autorefresh)与自我刷新(selfrefresh)。刷新是使比通常的读取与写入操作更多数的感测放大器(senseamplifier)启动。现有技术文献专利文献专利文献1：美国专利第5999471号说明书专利文献2：美国专利第7535785号说明书专利文献3：美国专利第6084811号说明书专利文献4：美国专利第5251176号说明书专利文献5：美国专利第4912678号说明书[专利技术所欲解决的课题]所述刷新的大的峰值(peak)电流会生成DRAM的电源总线(bus)上的不必要的噪声(noise)，由此会对DRAM的刷新动作或系统(system)侧的动作造成影响。为了降低刷新的峰值电流，已知有以下二种方法。(已知例1)将DRAM分割为多个存储单元(bank)。(已知例2)将DRA本文档来自技高网...

【技术保护点】
一种半导体存储器装置，在多条字线与多条位线的各交叉点处分别具有存储器胞元，且具备从来自多个所述存储器胞元的多条数据线读出数据的感测放大器、以及具有从所述多条数据线锁存数据的第1晶体管的感测放大器锁存电路，所述半导体存储器装置的特征在于，与所述多条字线平行的相同列线的多个感测放大器被分割为多个感测放大器电路群组，经分割的所述感测放大器电路群组还包括第2晶体管，所述第2晶体管基于从数据读出时的字线启动开始延迟的锁存信号，来锁存读出数据。

【技术特征摘要】
2016.03.08 JP 2016-0441351.一种半导体存储器装置，在多条字线与多条位线的各交叉点处分别具有存储器胞元，且具备从来自多个所述存储器胞元的多条数据线读出数据的感测放大器、以及具有从所述多条数据线锁存数据的第1晶体管的感测放大器锁存电路，所述半导体存储器装置的特征在于，与所述多条字线平行的相同列线的多个感测放大器被分割为多个感测放大器电路群组，经分割的所述感测放大器电路群组还包括第2晶体管，所述第2晶体管基于从数据读出时的字线启动开始延迟的锁存信号，来锁存读出数据。2.如权利要求1项所述的半导体存储器装置，其中经分割的所有感...

【专利技术属性】
技术研发人员：吉冈重实，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71