扇出型单裸片封装结构及其制备方法技术
【技术实现步骤摘要】
扇出型单裸片封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种扇出型单裸片封装结构及其制备方法。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型...
【技术保护点】
一种扇出型单裸片封装结构的制备方法，其特征在于，所述制备方法包括：1)提供一载体，于所述载体的上表面形成一粘合层；2)在所述粘合层上表面形成芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘；3)在所述粘合层上表面形成塑封层，所述塑封层包覆所述芯片结构；4)去除所述载体和所述粘合层，以暴露出所述芯片结构；5)在暴露出所述芯片结构的塑封层表面形成第一介电层，并对所述第一介电层进行光刻，以形成暴露出所述接触焊盘的第一开口；6)在所述第一介电层表面及接触焊盘表面形成重新布线层，并对所述重新布线层进行光刻，以形成暴露出所述第一介电层的第二开口；7...
【技术特征摘要】
1.一种扇出型单裸片封装结构的制备方法，其特征在于，所述制备方法包括：1)提供一载体，于所述载体的上表面形成一粘合层；2)在所述粘合层上表面形成芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片进行电连接的接触焊盘；3)在所述粘合层上表面形成塑封层，所述塑封层包覆所述芯片结构；4)去除所述载体和所述粘合层，以暴露出所述芯片结构；5)在暴露出所述芯片结构的塑封层表面形成第一介电层，并对所述第一介电层进行光刻，以形成暴露出所述接触焊盘的第一开口；6)在所述第一介电层表面及接触焊盘表面形成重新布线层，并对所述重新布线层进行光刻，以形成暴露出所述第一介电层的第二开口；7)在所述重新布线层及第一介电层表面形成第二介电层；8)在所述第二介电层表面进行激光刻蚀，以形成暴露出所述重新布线层的第三开口；9)在所述第三开口表面形成焊球凸块。2.根据权利要求1所述的扇出型单裸片封装结构的制备方法，其特征在于，6)中形成所述重新布线层的方法包括：6.1)在所述第一介电层表面及接触焊盘表面形成绝缘层，并对所述绝缘层进行光刻，以暴露出所述接触焊盘；6.2)在所述绝缘层表面及接触焊盘表面形成金属层。3.根据权利要求1所述的扇出型单裸片封装结构的制备方法，其特征在于，6)中形成所述重新布线层的方法包括：在所述第一介电层及接触焊盘表面交替形成绝缘层和金属层的叠层结构，所述叠层结构的顶层为金属层，且所述叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。4.根据权利要求1所述的扇出型单裸片封装结构的制备方法，其特征在于，8)中进行激光刻蚀的步骤包括：8.1)采用激光刻蚀工艺对所述第二介电层和重新布线层进行刻蚀，以在所述第二介电层和重新布线层中形成第一倒梯形开口；8.2)采用激光刻蚀工艺对所述第一倒梯形开口的底部进行刻蚀，以在所述第一倒梯形的底部形成第二倒梯形开口，其中，所述第一倒梯形开口的下边长大于所述第二倒梯形开口的上边长。5.根据权利要求4所述的扇出型单裸片封装结构的制备方法，其特征在于，激光刻蚀工艺中激光的波长为193～532nm。6.根据权...
【专利技术属性】
技术研发人员：陈彦亨，林正忠，何志宏，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。