倒装芯片封装的集成电路的修改方法技术

本发明专利技术涉及一种倒装芯片封装的集成电路的电路修改方法，所述集成电路包括基板，以及倒装封装于所述基板的芯片，所述芯片与所述基板贴合的一面上具有待修改区域；所述电路修改方法包括如下步骤：(1)对所述芯片进行研磨；(2)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行第一刻蚀；(3)对刻蚀后的芯片进行成像，并根据成像所得电路图像确定所述待修改区域的位置；(4)利用聚焦离子束结合刻蚀辅助气体对第一刻蚀后的芯片进行第二刻蚀，暴露所述待修改区域；然后再利用聚焦离子束对所述待修改区域的电路进行修改，即可。该电路修改方法能够对采用倒装封装的芯片进行电路的修改，同时电路修改的效率高。

【技术实现步骤摘要】
倒装芯片封装的集成电路的修改方法
本专利技术涉及集成电路，特别是涉及倒装芯片封装的集成电路的修改方法。
技术介绍
芯片在设计完成、投片之后，并不能保证投片成功率为百分之百，通常需要对出问题(即失效)的芯片进行失效分析，找出导致失效的原因。如果是芯片设计方面的原因导致失效的，则需要对该芯片进行电路修改，即利用聚焦离子束(FIB)的电路修改纠错功能，对样品进行局部剖切、局部淀积金属和介质层，修改多层布线结构的器件版图，然后再进行功能验证，确认修改是否成功，如果成功，则纠正设计错误，重新投片。目前，FIB的加工方式由芯片正面进行，主要用于正装芯片封装的集成电路的电路修改，且芯片中的金属层数不能超过5层。但随着半导体工艺制程与封装技术的不断演进，倒装芯片封装技术逐渐成为主流。倒装芯片(初始厚度约为几百微米厚)的封装正面朝下，电路位于芯片下方，传统的FIB修改技术无法透过硅芯片背面观察芯片内部的结构，更不用说确定目标位置并进行电路修改了。而由于芯片封装的电性、热性质和其它特性，完整的电路纠错测试只能在芯片封装之后才能执行，晶圆级的测试一般只能作到基本测试功能。基于此，如何对采用倒装芯片封装的集本文档来自技高网...

【技术保护点】
一种倒装芯片封装的集成电路的电路修改方法，其特征在于，所述集成电路包括基板，以及倒装封装于所述基板的芯片，所述芯片与所述基板贴合的一面上具有待修改区域；所述电路修改方法包括如下步骤：(1)对所述芯片进行研磨，减薄至厚度为70～80μm；(2)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行第一刻蚀，减薄至厚度为2～6μm；(3)对第一刻蚀后的芯片进行成像，并根据成像所得电路图像确定所述待修改区域的位置；(4)利用聚焦离子束结合刻蚀辅助气体对第一刻蚀后的芯片进行第二刻蚀，暴露所述待修改区域；然后再利用聚焦离子束对所述待修改区域的电路进行修改，即可。

【技术特征摘要】
1.一种倒装芯片封装的集成电路的电路修改方法，其特征在于，所述集成电路包括基板，以及倒装封装于所述基板的芯片，所述芯片与所述基板贴合的一面上具有待修改区域；所述电路修改方法包括如下步骤：(1)对所述芯片进行研磨，减薄至厚度为70～80μm；(2)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行第一刻蚀，减薄至厚度为2～6μm；(3)对第一刻蚀后的芯片进行成像，并根据成像所得电路图像确定所述待修改区域的位置；(4)利用聚焦离子束结合刻蚀辅助气体对第一刻蚀后的芯片进行第二刻蚀，暴露所述待修改区域；然后再利用聚焦离子束对所述待修改区域的电路进行修改，即可。2.根据权利要求1所述的倒装芯片封装的集成电路的电路修改方法，其特征在于，步骤(2)所述第一刻蚀包括如下工序：(a)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行刻蚀，减薄至厚度为38～45μm；(b)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行刻蚀，减薄至厚度为25～35μm；(c)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行刻蚀，减薄至厚度为18～22μm；(d)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行刻蚀，减薄至厚度为8～15μm；(e)采用聚焦离子束结合刻蚀辅助气体对研磨后的芯片进行刻蚀，减薄至厚度为2～6μm。3.根据权利要求2所述的倒装芯片封装的集成电路的电路修改方法，其特征在于，步骤(a)和步骤(b)中采用的聚焦离子束的束流为15～30nA；步骤(c)-(e)中采用的聚焦离子束的束流为1～10nA。4.根据权利要求2所述的倒装芯片封装的集成电路的电路修改方法，其特征在于，步骤(2)所述第一刻蚀采用分步开槽的方法进行，包括如下工序：(a)采用聚焦离子束结合刻蚀辅助气体在研磨后的芯片表面进行开槽，形成的第一凹槽；所述第一凹槽的深度为25～42μm；(b)采用聚焦离子束结合刻蚀辅助气体在所述第一凹槽的槽底继续开槽，形成第二凹槽；...

【专利技术属性】
技术研发人员：林晓玲，陈立辉，章晓文，陈义强，
申请(专利权)人：中国电子产品可靠性与环境试验研究所，
类型：发明
国别省市：广东,44