引线架及其制造方法、半导体装置制造方法及图纸

提供一种半导体装置，包括：引线架，包括第一表面和第二表面，所述第二表面背对所述第一表面，所述第二表面具有凹向所述第一表面以形成台阶面的一部分；半导体芯片，安装在所述引线架的所述第一表面上；及密封树脂，对所述引线架和所述半导体芯片进行密封。其中，所述台阶面包括形成有多个凹部的非平坦表面部，并被所述密封树脂覆盖。

Lead frame and method for manufacturing the same, and semiconductor device

To provide a semiconductor device includes a lead frame, which comprises a first surface and a second surface, the second surface opposite the first surface, the second surface is concave to the first surface to form part of a step surface; a semiconductor chip mounted on the lead frame of the first surface; and the sealing resin, the semiconductor chip of the lead frame and the sealing. Wherein, the step surface comprises a non smooth surface portion formed with a plurality of recesses and is covered by the sealing resin.

【技术实现步骤摘要】
引线架及其制造方法、半导体装置
本专利技术涉及一种引线架及其制造方法、半导体装置。
技术介绍
已有一种在引线架上安装半导体芯片并藉由树脂进行密封的半导体装置。在这样的半导体装置中，工作时的发热会导致反复发生膨胀或收缩，故存在着引线架和树脂的界面会产生剥离的可能性。因此，藉由在芯片垫或引线的下表面侧设置段差部(高低部或台阶部)，以使树脂流入段差部，可提高芯片垫或引线与树脂的密着性。专利文献1：(日本)特开2014－044980号公报
技术实现思路
然而，在上述方法中，由于芯片垫或引线上所设置的段差部和树脂的接触部分的表面积不够大，故难以获得预期的密着性。本专利技术是鉴于上述问题而提出的，其课题在于提供一种藉由使引线架上所设置的段差部和树脂的接触部分的表面积大于现有技术，可提高与树脂的密着性的半导体装置。一种半导体装置，包括：引线架，包括第一表面和第二表面，所述第二表面背对所述第一表面，所述第二表面具有洼向所述第一表面以形成台阶面的部分；半导体芯片，安装在所述引线架的所述第一表面上；及密封树脂，对所述引线架和所述半导体芯片进行密封。其中，所述台阶面包括形成有多个凹部的非平坦表面部，并被所述密封树脂所覆盖。根据所公开的技术，能够提供一种藉由使引线架上所设置的段差部和树脂的接触部分的表面积大于现有技术，可提高与树脂的密着性的半导体装置。附图说明图1A至图1D是第1实施方式的半导体装置的示例图。图2是S比(Sratio)的说明图。图3A至图3B是对在段差部的段差面上设置凹凸部的效果进行说明的图。图4A至图4B是第1实施方式的半导体装置的制造步骤的示例图(其1)。图5A至图5D是第1实施方式的半导体装置的制造步骤的示例图(其2)。图6A至图6D是第1实施方式的半导体装置的制造步骤的示例图(其3)。图7A至图7D是第1实施方式的半导体装置的制造步骤的示例图(其4)。图8A至图8B是第1实施方式的半导体装置的制造步骤的示例图(其5)。图9A至图9C是第1实施方式的半导体装置的制造步骤的示例图(其6)。图10A至图10D是第2实施方式的半导体装置的示例图。图11A至图11D是第2实施方式的半导体装置的制造步骤的示例图(其1)。图12A至图12D是第2实施方式的半导体装置的制造步骤的示例图(其2)。图13A至图13D是第2实施方式的半导体装置的制造步骤的示例图(其3)。图14A至图14B是第2实施方式的半导体装置的制造步骤的示例图(其4)。图15A至图15B是第2实施方式的变形例1的半导体装置的制造步骤的示例图(其1)。图16A至图16B是第2实施方式的变形例1的半导体装置的制造步骤的示例图(其2)。图17A至图17B是第2实施方式的变形例2的半导体装置的制造步骤的示例图(其1)。图18A至图18B是第2实施方式的变形例2的半导体装置的制造步骤的示例图(其2)。图19A至图19B是对杯剪切试验的试验样品等进行说明的图。图20是实施例1的杯剪切试验结果的示例图。图21是实施例2的杯剪切试验结果的示例图。图22是实施例3的杯剪切试验结果的示例图。图23是第1实施方式的另一半导体装置的截面图。其中，附图标记说明如下：1半导体装置10、10S、10T引线架(leadframe)11芯片垫(diepad)11d、12d段差面(台阶面)11x、12x段差部(台阶部)12引线13凹凸部(非平坦表面部)15连接部17黏结材18镀膜20半导体芯片30金属线40树脂部151外框部152阻隔条(dambar)153支撑条(supportbar)具体实施方式下面参照附图对本专利技术的实施方式进行说明。需要说明的是，各图中存在着对相同的构成部分赋予了相同的符号并对其重复说明进行了省略的情况。〈第1实施方式〉(第1实施方式的半导体装置的结构)首先对第1实施方式的半导体装置的结构进行说明。图1是第1实施方式的半导体装置的示例图，图1的(a)是仰视图，图1的(b)沿图1的(a)的A－A线的截面图，图1的(c)是图1的(b)的B的局部放大截面图，图1的(d)是图1的(b)的B的局部放大仰视图。然而，在图1的(a)中，为了方便，除了树脂部40之外还实施了与图1的(b)的截面图相对应的阴影处理。另外，在图1的(d)中，为了方便，对树脂部40的图示进行了省略。参照图1，半导体装置1大致具有引线架10、半导体芯片20、金属线30(bondingwire)及树脂部40(密封树脂)。半导体装置1是所谓的QFN(QuadFlatNon-leadedpackage)型半导体装置。需要说明的是，在本实施方式中，为了方便，将半导体装置1的半导体芯片20侧称为上侧或一侧，将引线架10侧称为下侧或另一侧。另外，将各部位的半导体芯片20侧的面称为一个面或上表面，将引线架10侧的面称为另一面或下表面。然而，半导体装置1也能以上下倒置的状态进行使用或者也能以任意角度进行配置。另外，平面观察是指从引线架10的一个面的法线方向观察对象物，平面形状是指从引线架10的一个面的法线方向观察对象物时的形状。在半导体装置1中，引线架10具有用于安装半导体芯片20的芯片垫11(芯片安装部)、多个(plural)引线12(端子部)及支撑条153。作为引线架10的材料例如可使用铜(Cu)或铜合金、42合金(Fe和Ni的合金)等。引线12与芯片垫11电气分离，平面观察时，在芯片垫11的周围按预定间距设置有多个引线。然而，引线12也不必设置在芯片垫11的周围的4个方向，例如也可仅设置在芯片垫11的两侧。引线12的宽度例如可为0.2mm左右。引线12的间距例如可为0.4mm左右。引线12的上表面的与金属线30的连接的区域形成有镀膜18。作为镀膜18例如可使用Ag膜、Au膜、Ni/Au膜(对Ni膜和Au膜依次进行了层叠的金属膜)及Ni/Pd/Au膜(对Ni膜、Pd膜及Au膜依次进行了层叠的金属膜)等。藉由形成镀膜18，可提高与金属线30的连接性(wirebonding性)。然而，镀膜18只要根据需要形成即可。引线架10上设置有引线架10的下表面侧被进行了薄型化的段差部。具体而言，在芯片垫11的下表面的外周设置有段差部11x。换言之，芯片垫11的下表面被形成为小于上表面的面积，段差部11x的段差面11d(下表面)在平面观察时设置在从芯片垫11的树脂部40的底面露出的露出面(芯片垫11的下表面)的周围。另外，在除了从树脂部40的侧面露出的那一侧之外的引线12的下表面的外周设置有段差部12x。换言之，引线12的下表面被形成为小于上表面的面积，段差部12x的段差面12d(下表面)在平面观察时设置在除了从树脂部40的侧面露出的那一侧的从树脂部40的底面露出的露出面(引线12的下表面)的周围。段差部11x的段差面11d和段差部12x的段差面12d被树脂部40覆盖。藉由设置段差部11x和12x，由于段差部11x和12x内会流入构成树脂部40的树脂，故可防止芯片垫11和引线12从树脂部40脱落。支撑条153是在对引线架10进行单片化(单个化)之前用于支撑芯片垫11的部件。需要说明的是，支撑条153的里面进行了半蚀刻，支撑条153的厚度与段差部11x和12x大致相同。因此，支撑条153的里面可被树脂部40完全覆盖，不会从树脂部40本文档来自技高网...

【技术保护点】
一种半导体装置，包括：引线架，包括第一表面和第二表面，所述第二表面位于所述第一表面的相反侧，所述第二表面具有凹向所述第一表面以形成台阶面的一部分；半导体芯片，安装在所述引线架的所述第一表面上；及密封树脂，对所述引线架和所述半导体芯片进行密封，其中，所述台阶面包括形成有多个凹部的非平坦表面部，并被所述密封树脂所覆盖。

【技术特征摘要】
2015.11.05 JP 2015-2178961.一种半导体装置，包括：引线架，包括第一表面和第二表面，所述第二表面位于所述第一表面的相反侧，所述第二表面具有凹向所述第一表面以形成台阶面的一部分；半导体芯片，安装在所述引线架的所述第一表面上；及密封树脂，对所述引线架和所述半导体芯片进行密封，其中，所述台阶面包括形成有多个凹部的非平坦表面部，并被所述密封树脂所覆盖。2.如权利要求1所述的半导体装置，其中：所述多个凹部的每个凹部的平面形状是圆形或多边形，所述圆形的直径为0.020mm以上且0.060mm以下，所述多边形的外接圆具有0.020mm以上且0.060mm以下的直径，及在平面上形成所述非平坦表面部的情况下，所述非平坦表面部的表面积与所述平面的表面积之比为1.7以上。3.如权利要求1所述的半导体装置，其中：所述引线架包括作为外部连接端子的端子，所述端子包括分别包括在所述引线架的所述第一表面和所述第二表面中的第一表面和第二表面，及所述端子的所述第二表面的一部分凹向所述端子的所述第一表面以形成所述台阶面。4.如权利要求3所述的半导体装置，其中：所述密封树脂包括侧面和底面，所述第一表面和所述第二表面之间延伸的所述端子的侧面从所述密封树脂的所述侧面露出，所述端子的所述第二表面的与凹向所述端子的所述第一表面的所述一部分不同的一部分从所述密封树脂的所述底面露出，及当沿垂直于所述引线架的所述第二表面的方向观察时，所述台阶面形成在所述端子的所述第二表面的露出了的所述一部分的周缘。5.如权利要求1所述的半导体装置，其中：所述引线架包括安装有所述半导体芯片的芯片安装部，所述芯片安装部包括分别包括于所述引线架的所述第一表面和所述第二表面的第一表面和第二表面，及所述芯片安装部的所述第二表面的一部分凹向所述芯片安装部的所述第一表面以形成所述台阶面。6.如权利要求5所述的半导体装置，其中：所述密封树脂包括底面，所述芯片安装部的所述第二表面的与凹向所述芯片安装部的第一表面的所述一部分不同的一部分从所述密封树脂的所述底面露出，及当沿垂直于所述引线架的所述第二表面的方向观察时，所述台阶面形成在所述芯片安装部的所述第二表面的露出了的所述一部分的周围。7.一种引线架，包括：成为半导体装置的单个区域，所述单个区域包括第一表面和第二表面，所述第一表面上安装半导体芯片，所述第二表面背对所述第一表面，并具有凹向所述第一表面以形成台阶面的一部分，当密封树脂对所述单个区域和所述半导体芯片进行密封时，所述台阶面被所述密封树脂覆盖，其中，所述台阶面包括形成有多个凹部的非平坦表面部。8.如权利要求7所述的引线架，其中：所述多个凹部的每个凹部的平面形状是圆形或多边形，所述圆形的直径为0.020mm以...

【专利技术属性】
技术研发人员：林真太郎，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：日本,JP