一种高压LED芯片制备方法技术

本发明专利技术提供一种高压LED芯片制备方法，包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P‑SiO

Method for preparing high voltage LED chip

The invention provides a high voltage LED chip preparation method comprises the following steps: (1) the sapphire substrate of GaN epitaxial growth, the completion of the Mesa etching, etching gallium nitride (ISO) after the deposition of P SiO

【技术实现步骤摘要】
一种高压LED芯片制备方法
本专利技术涉及高压LED芯片设计
，具体为一种高压LED芯片制备方法。
技术介绍
高压LED芯片是通过在芯片级别，将两颗及以上的独立管芯进行电路串联，从而芯片在使用时的电压增高(独立管芯电压*串联颗数)。高压LED芯片关键技术包括：氮化镓深刻蚀(ISO)工艺、P-SiO2电流阻挡层(CBL)工艺和金属搭接工艺。氮化镓深刻蚀(ISO)工艺主要是使得串联的管芯之间进行隔离，形成独立管芯。电流阻挡层(CBL)工艺在高压芯片中可起到防止后续金属搭接工艺导致管芯短路的作用。金属搭接工艺使得深刻蚀(ISO)后形成的独立管芯进行电路串联，从而形成高压芯片。目前制备方法从光刻的角度看主要为6道光刻的方法，即：MESA光刻→深刻蚀(ISO)光刻→P-SiO2光刻→ITO光刻→PN-Pad光刻→钝化SiO2光刻。该制备方法的最后一道钝化SiO2光刻后，PN-Pad金属焊盘上的钝化SiO2一般用ICP干刻的方法去除，由于ICP干刻时PN-Pad金属焊盘避免不了会接触到刻蚀腔体中的卤族元素(如F、Cl)，刻蚀后残留、吸附在芯片表面的卤族元素会对PN-Pad金属焊盘产生不同程度的腐蚀，严重时会影响到产品使用的可靠性。钝化SiO2在LED产品中主要起保护芯片表面，尤其是MESA刻蚀后的坡面(裸露的量子阱侧面)，对于高压产品同样起到作用，对于MESA刻蚀后的坡面(裸露的量子阱侧面)和深刻蚀(ISO)后的坡面保护在高压产品中对于电性参数(Vf4)尤为重要。
技术实现思路
本专利技术所解决的技术问题在于提供一种高压LED芯片制备方法，以解决上述
技术介绍
中的问题。本专利技术所解决的技术问题采用以下技术方案来实现：一种高压LED芯片制备方法，其制备方法从光刻结角度为5道光刻的方法，即：MESA光刻→深刻蚀(ISO)光刻→P-SiO2光刻→ITO光刻→PN-Pad光刻。包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P-SiO2的膜，P-SiO2沉积的膜厚为100nm-1um；(2)在上一步制备的基片上进行版图设计，版图设计时在6道光刻方法的P-SiO2基础上，在所有刻蚀坡面的地方加以保留；(3)做完P-SiO2光刻后，通过湿法腐蚀的方法去除非保留的P-SiO2；(4)做完P-SiO2后，继续后续的ITO、PN-Pad工艺；(5)在完成PN-Pad工艺后，产品使用250℃、氮气保护气氛下退火10min，产品经光电参数抽测判定。所述步骤(1)中P-SiO2沉积过程中单独使用笑气的等离子体对P-SiO2膜层进行处理。所述步骤(4)中生长ITO膜层，厚度为0.05μm-0.3μm。与已公开技术相比，本专利技术存在以下优点：本专利技术由于P-SiO2对刻蚀坡面的保护，可以省去目前的钝化SiO2沉积、钝化SiO2光刻、钝化SiO2干刻以及后续的去胶制程，由于不再做钝化SiO2工艺，避免了对钝化SiO2干刻时卤族元素对PN-Pad金属焊盘产生腐蚀，保证高压LED芯片产品使用的可靠性。附图说明图1为6道光刻方法P-SiO2光刻版的图示。图2为本专利技术的P-SiO2光刻版的图示。具体实施方式为了使本专利技术的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解，下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例1一种高压LED芯片制备方法，包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P-SiO2沉积的膜，P-SiO2沉积的膜厚为200nm；P-SiO2沉积过程中单独使用笑气的等离子体对P-SiO2膜层进行处理。(2)在上一步制备的基片上进行版图设计，版图设计时在6道光刻方法的P-SiO2基础上，在所有刻蚀坡面的地方加以保留；(3)做完P-SiO2光刻后，通过湿法腐蚀的方法去除非保留的P-SiO2；(4)做完P-SiO2后，继续后续的ITO、PN-Pad工艺；生长ITO膜层，厚度为0.2μm。(5)在完成PN-Pad工艺后，产品使用250℃、氮气保护气氛下退火10min，产品经光电参数抽测判定。实施例2一种高压LED芯片制备方法，包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P-SiO2沉积的膜，P-SiO2沉积的膜厚为500nm；P-SiO2沉积过程中单独使用笑气的等离子体对P-SiO2膜层进行处理。(2)在上一步制备的基片上进行版图设计，版图设计时在6道光刻方法的P-SiO2的基础上，在所有刻蚀坡面的地方加以保留；(3)做完P-SiO2光刻后，通过湿法腐蚀的方法去除非保留的P-SiO2；(4)做完P-SiO2后，继续后续的ITO、PN-Pad工艺；生长ITO膜层，厚度为0.1μm。(5)在完成PN-Pad工艺后，产品使用250℃、氮气保护气氛下退火10min，产品经光电参数抽测判定。实施例3一种高压LED芯片制备方法，包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P-SiO2沉积的膜，P-SiO2沉积的膜厚为1um；P-SiO2沉积过程中单独使用笑气的等离子体对P-SiO2膜层进行处理。(2)在上一步制备的基片上进行版图设计，版图设计时在6道光刻方法的P-SiO2的基础上，在所有刻蚀坡面的地方加以保留；(3)做完P-SiO2光刻后，通过湿法腐蚀的方法去除非保留的P-SiO2；(4)做完P-SiO2后，继续后续的ITO、PN-Pad工艺；生长ITO膜层，厚度为0.05μm。(5)在完成PN-Pad工艺后，产品使用250℃、氮气保护气氛下退火10min，产品经光电参数抽测判定。与已公开技术相比，本专利技术存在以下优点：本专利技术由于P-SiO2对刻蚀坡面的保护，可以省去6道光刻方法中的钝化SiO2沉积、钝化SiO2光刻、钝化SiO2干刻以及后续的去胶制程，由于不再做钝化SiO2工艺，避免了对钝化SiO2干刻时卤族元素对PN-Pad金属焊盘产生腐蚀，保证高压LED芯片产品使用的可靠性。本专利技术针对目前高压LED的制备方法，在深刻蚀(ISO)后，沉积P-SiO2，在做P-SiO2光刻时，保留原P-SiO2电流阻挡层(CBL)的基础上，再将所有的刻蚀坡面(裸露的量子阱侧面)的P-SiO2保留，从而利用P-SiO2替代钝化SiO2保护刻蚀坡面。后续正常做ITO、PN-Pad工艺，由于P-SiO2对刻蚀坡面的保护，可以省去6道光刻方法中的钝化SiO2沉积、钝化SiO2光刻、钝化SiO2干刻以及后续的去胶制程，由于不再做钝化SiO2工艺，避免了对钝化SiO2干刻时卤族元素对PN-Pad金属焊盘产生腐蚀，保证高压LED芯片产品使用的可靠性。本专利技术使得目前高压LED芯片的制备方法由6道光刻缩减为5道光刻(MESA光刻→深刻蚀(ISO)光刻→P-SiO2光刻→ITO光刻→PN-Pad光刻)，提升了生产效率、降低生产成本。以上显示和描述了本发本文档来自技高网...

【技术保护点】
一种高压LED芯片制备方法，其特征在于：包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P‑SiO

【技术特征摘要】
1.一种高压LED芯片制备方法，其特征在于：包括以下步骤：(1)选用蓝宝石衬底生长GaN外延，在完成Mesa刻蚀、氮化镓深刻蚀(ISO)之后沉积P-SiO2沉积的膜，P-SiO2沉积的膜厚为100nm-1um；(2)在上一步制备的基片上进行版图设计，版图设计时在6道光刻方法的P-SiO2的基础上，在所有刻蚀坡面的地方加以保留；(3)做完P-SiO2光刻后，通过湿法腐蚀的方法去除非保留的P-SiO2；(4)做完P-SiO2...

【专利技术属性】
技术研发人员：宣圣柱，吕振兴，刘亚柱，唐军，潘尧波，
申请(专利权)人：合肥彩虹蓝光科技有限公司，
类型：发明
国别省市：安徽,34