半导体结构及其制法制造技术

技术编号:14819667 阅读:93 留言:0更新日期:2017-03-15 12:46
本发明专利技术提供一种半导体结构及其制法,包括提供包含有多个电性连接垫及钝化层的芯片,其中,钝化层具有多个钝化层开口以外露出电性连接垫;形成第一介电层于钝化层上,其中第一介电层包含有多个不连续的第一介电层区块,且各第一介电层区块形成有多个第一介电层开口以外露出电性连接垫;以及形成多个导电元件于外露出第一介电层开口的该些电性连接垫上。本发明专利技术通过形成多个不连续的第一介电层区块,以减少第一介电层的残留应力,避免芯片翘曲(warpage)的发生,进而可提高产品良率。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构及其制法,特别是涉及一种防止翘曲(warpage)的半导体结构及其制法。
技术介绍
随着电子产业的蓬勃发展,电子产品在型态上趋于轻薄短小,在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。而目前半导体芯片的封装形式包含打线式(WireBonding)封装或覆晶式(FlipChip)封装等,其中,相比于打线式封装,覆晶式封装更能缩减整体半导体装置的体积。一般覆晶式封装于半导体芯片的作用面上通过导电凸块结合至封装基板的电性连接垫上,再填入底胶于该半导体芯片的作用面与封装基板之间,以包覆该导电凸块。现有提供具导电凸块的半导体芯片的技术,可参考图1A至图1B。如图1A所示,提供一具有多个电性连接垫100的芯片10,其外表面由钝化层101所构成。该钝化层101形成有开孔以外露该电性连接垫100。接着,形成介电层11于该钝化层101及开孔壁面上。再形成凸块底下金属层(UnderBumpMetallurgy,UBM)16于电性连接垫100与开孔壁面上。接着,形成导电元件14于该凸块底下金属层16上。图1B为对应图1A的上视示意图,如图所示,介电层11设于整个芯片10上,形成连续区块。但是,前述现有的制法中,因先涂布一层聚酰亚胺(Polyimide,PI)层作为介电层于整个芯片上,然而该聚酰亚胺在制造方法中经过高温烘烤及冷却之后,将产生应力残留,容易导致芯片发生翘曲(warpage),影响后续制造方法良率。因此,如何避免上述现有技术因聚酰亚胺层的应力残留问题而导致芯片发生翘曲(warpage),进而影响后续制造方法良率的问题,实为当前所要解决的目标。
技术实现思路
鉴于上述现有技术的缺点,本专利技术提供一种半导体结构及其制法,避免芯片翘曲(warpage)的发生,进而可提高产品良率。本专利技术的半导体结构,包括:芯片,其包含有钝化层及多个电性连接垫,该钝化层具有多个钝化层开口以外露该些电性连接垫;第一介电层,其形成于该钝化层上,并包含有多个不连续的第一介电层区块,其中各该第一介电层区块形成有多个第一介电层开口以外露出该些电性连接垫;以及多个导电元件,其形成于外露出该些第一介电层开口的该些电性连接垫上。本专利技术还提供一种半导体结构,包括:芯片,其包含有钝化层及多个电性连接垫,该钝化层具有多个钝化层开口以外露该些电性连接垫;第一介电层,其形成于该钝化层上,并包含有多个不连续的第一介电层区块,其中各该第一介电层区块形成有多个第一介电层开口以外露出该些电性连接垫;线路层,其形成于该第一介电层上,并电性连接至该电性连接垫;第二介电层,其形成于该第一介电层与该线路层上,并包含有多个不连续的第二电介电层区块,其中各该第二介电层区块形成有多个第二介电层开口以外露出部分该线路层;以及多个导电元件,其形成于外露出该第二介电层开口的部分该线路层上。本专利技术再提供一种半导体结构的制法,包括:提供包含有多个电性连接垫及钝化层的芯片,其中,该钝化层具有多个钝化层开口以外露出该些电性连接垫;形成第一介电层于该钝化层上,其中该第一介电层包含有多个不连续的第一介电层区块,且各该第一介电层区块形成有多个第一介电层开口以外露出该些电性连接垫;以及形成多个导电元件于外露出该第一介电层开口的该些电性连接垫上。本专利技术又提供一种半导体结构的制法,包括:提供包含有多个电性连接垫及钝化层的芯片,其中,该钝化层具有多个钝化层开口以外露出该些电性连接垫;形成第一介电层于该钝化层上,其中该第一介电层包含有多个不连续的第一介电层区块,且各该第一介电层区块形成有多个第一介电层开口以外露出该些电性连接垫;形成线路层于该第一介电层上,并令该线路层电性连接至该电性连接垫;形成第二介电层于该第一介电层与该线路层上,其中该第二介电层包含有多个不连续的第二介电层区块,且各该第二介电层区块形成有多个第二介电层开口以外露出部分该线路层;以及形成多个导电元件于外露出该第二介电层开口的部分该线路层上。前述的半导体结构及其制法中,其中,于形成多个导电元件前,复包括形成凸块底下金属层于该些导电元件下方。前述的半导体结构及其制法中,其中,该导电元件为金属柱、焊锡材或其组合。前述的半导体结构及其制法中,其中,该第二介电层区块位置对应于该第一介电层区块位置。由上可知,本专利技术的半导体结构及其制法,于导电元件间隙(pitch)较大的区域,或是不具有导电元件的位置区域,将部分第一介电层或第二介电层移除,以形成多个不连续的第一介电层区块及第二介电层区块。如此即可减少第一介电层或第二介电层的残留应力,避免芯片翘曲(warpage)的发生,进而提高产品良率。附图说明图1A为现有具导电凸块的半导体芯片的剖面示意图;图1B为现有具导电凸块的半导体芯片的上视示意图;图2A至图2D为本专利技术的半导体结构的制法的第一实施例的剖面示意图;图2E为本专利技术的半导体结构的第一实施例的上视示意图;图3A至图3C为本专利技术的半导体结构的制法的第二实施例的剖面示意图;以及图3D为本专利技术的半导体结构的第二实施例的上视示意图。附图标记说明10,20,30芯片100,200,300电性连接垫101,201,301钝化层11介电层14,24,34导电元件16,26,36凸块底下金属层2,3半导体结构2011,3011钝化层开口21,31第一介电层21a,31a第一介电层区块211,311第一介电层开口24a,34a金属柱24b,34a焊锡材32线路层33第二介电层33a第二介电层区块331第二介电层开口。具体实施方式以下通过特定的具体实施例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知,本说明书所附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本专利技术可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本专利技术所能产生的功效及所能达成的目的下,均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时,本说明书中所引用的如“上”、“顶”、“侧”、“第一”、“第二”及“第三”等的用语,也仅为便于叙述的明了,而非用以限定本专利技术可实施的范围,其相对关系的改变或调整,在无实质变更
技术实现思路
下,当也视为本专利技术可实施的范畴。请参考图2A至图2E,其为本专利技术半导体结构的制法第一实施例的剖面示意图与上视示意图。如图2A所示,提供一包含有例如铝材(Al)的多个电性连接垫200及钝化层201的芯片20。在一实施例中,该芯片20可为晶圆中的多个芯片的一者。该芯片20的外表面为由例如为氮化硅(SiN)的钝化层201所构成,该钝化层201具有一钝化层开口2011以外露该电性连接垫200。有关芯片结构的种类繁多,且为业界所熟知,故不再赘述。如图2B所示,形成第一介电层21于该钝化层201上。该第一介电层21例如以聚酰亚胺(polyimide,PI)、聚对二唑苯(polybenzoxazole,PBO)或苯环丁烯(Benezocy-clobutene,BCB)为材料,以旋转涂布法(SpinCoating)而形成。如图2C所示,以曝光显影方式,移除部份第一介电层21,本文档来自技高网
...
半导体结构及其制法

【技术保护点】
一种半导体结构,其特征为,该半导体结构包括:芯片,其包含有钝化层及多个电性连接垫,该钝化层具有多个钝化层开口以外露所述电性连接垫;第一介电层,其形成于该钝化层上,并包含有多个不连续的第一介电层区块,其中各该第一介电层区块形成有多个第一介电层开口以外露出所述电性连接垫;以及多个导电元件,其形成于外露出所述第一介电层开口的所述电性连接垫上。

【技术特征摘要】
2015.09.07 TW 1041294811.一种半导体结构,其特征为,该半导体结构包括:芯片,其包含有钝化层及多个电性连接垫,该钝化层具有多个钝化层开口以外露所述电性连接垫;第一介电层,其形成于该钝化层上,并包含有多个不连续的第一介电层区块,其中各该第一介电层区块形成有多个第一介电层开口以外露出所述电性连接垫;以及多个导电元件,其形成于外露出所述第一介电层开口的所述电性连接垫上。2.一种半导体结构,其特征为,该半导体结构包括:芯片,其包含有钝化层及多个电性连接垫,该钝化层具有多个钝化层开口以外露所述电性连接垫;第一介电层,其形成于该钝化层上,并包含有多个不连续的第一介电层区块,其中各该第一介电层区块形成有多个第一介电层开口以外露出所述电性连接垫;线路层,其形成于该第一介电层上,并电性连接至该电性连接垫;第二介电层,其形成于该第一介电层与该线路层上,并包含有多个不连续的第二电介电层区块,其中各该第二介电层区块形成有多个第二介电层开口以外露出部分该线路层;以及多个导电元件,其形成于外露出该第二介电层开口的部分该线路层上。3.如根据权利要求1或2所述的半导体结构,其特征为,该半导体结构还包括有凸块底下金属层,其形成于该导电元件下方。4.如根据权利要求1或2所述的半导体结构,其特征为,该导电元件为金属柱、焊锡材或其组合。5.如根据权利要求2所述的半导体结构,其特征为,该第二介电
\t层区块位置对应于该...

【专利技术属性】
技术研发人员:洪瑞腾郑淑娥陈宜兴简丰隆柯俊吉黄富堂
申请(专利权)人:矽品精密工业股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1