快闪存储器的形成方法技术

一种快闪存储器的形成方法，包括：提供半导体衬底，半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电类型相同；在源区中掺杂补偿离子后，在第一开口和第二开口中形成源线层。所述方法能避免快闪存储器擦除失效。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种快闪存储器的形成方法。
技术介绍
快闪存储器是集成电路产品中一种重要的器件。快闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。快闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。快闪存储器分为两种类型：叠栅(stackgate)快闪存储器和分栅(splitgate)快闪存储器。叠栅快闪存储器存在过擦除的问题。分栅快闪存储器由于具有更高的编程效率，在擦写功能上可以避免过度擦写问题，因而被广泛运用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。然而，现有的分栅快闪存储器存在严重的擦除失效的问题。
技术实现思路
本专利技术解决的问题是提供一种快闪存储器的形成方法，以避免快闪存储器擦除失效。为解决上述问题，本专利技术提供一种快闪存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电类型相同；在源区中掺杂补偿离子后，在第一开口和第二开口中形成源线层。可选的，在所述源区中掺杂补偿离子的工艺为离子注入工艺。可选的，当所述源离子的导电类型为P型时，所述补偿离子的导电类型为P型。可选的，所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为2KeV～4KeV，注入剂量为1E15atom/cm2～1E16atom/cm2，注入角度为70度～90度。可选的，所述离子注入工艺的参数包括：采用的离子为铟离子，注入能量为5KeV～20KeV，注入剂量为1E14atom/cm2～1E15atom/cm2，注入角度为70度～90度。可选的，当所述源离子的导电类型为N型时，所述补偿离子的导电类型为N型。可选的，所述离子注入工艺的参数包括：采用的离子为磷离子，注入能量为2KeV～5KeV，注入剂量为1E14atom/cm2～1E15atom/cm2，注入角度为70度～90度。可选的，所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为3KeV～15KeV，注入剂量为1E14atom/cm2～1E15atom/cm2，注入角度为70度～90度。可选的，所述半导体衬底具有字线位线区和源线浮栅区，所述源线浮栅区位于相邻字线位线区之间；所述浮栅极结构膜位于部分源线浮栅区半导体衬底上，且位于源线浮栅区半导体衬底上的浮栅极结构膜还延伸至所述字线位线区半导体衬底上；所述控制栅极结构膜位于半导体衬底和浮栅极结构膜上；所述介质层覆盖字线位线区的控制栅极结构膜。可选的，形成所述源线层后，还包括：去除字线位线区的介质层和控制栅极结构膜，在第一侧墙底部形成控制栅极结构；在所述控制栅极结构和第一侧墙侧壁形成第三侧墙；以所述第一侧墙、源线层和第三侧墙为掩膜，去除字线位线区的部分浮栅极结构膜，在控制栅极结构和第三侧墙的底部形成浮栅极结构；在暴露出的第三侧墙侧壁和浮栅极结构侧壁形成字线结构。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的快闪存储器的形成方法中，在形成第二侧墙之前形成源区，使得源区在垂直于第二开口侧壁方向上的尺寸较大，源区和浮栅极结构构成的电容增大，因此能够将源线层上的电压更多的耦合在浮栅极结构上，有利于快闪存储器进行编程。在形成第二侧墙后，在源区中掺杂补偿离子。由于所述补偿离子的导电类型和源离子的导电类型相同，因此所述补偿离子能够补偿源区中源离子在第二侧墙形成过程中的损耗。使得源区和源线层接触的区域中源离子的浓度增加。进而使得源线层和源区之间的接触电阻降低。因此，快闪存储器在擦除操作过程中读取的电流较大，从而避免字线结构擦除失效。附图说明图1是一种分栅快闪存储器的结构示意图；图2至图17是本专利技术一实施例中快闪存储器形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有的分栅快闪存储器存在严重的擦除失效。图1是一种分栅快闪存储器的结构示意图，分栅快闪存储器包括：半导体衬底100；栅极结构单元，栅极结构单元包括两个分立的栅极结构，栅极结构之间具有凹槽(未图示)，栅极结构包括位于部分半导体衬底100上的浮栅极结构120和位于浮栅极结构120上的控制栅极结构121；第一侧墙130，位于控制栅极结构121上；第二侧墙131，位于凹槽侧壁；源线层140，位于第一侧墙130之间以及第二侧墙131之间；字线结构，位于栅极结构、第一侧墙130和源线层140的两侧侧壁；源区150，位于源线层140底部的半导体衬底100中。一种形成上述分栅快闪存储器的方法包括：提供半导体衬底，所述半导体衬底具有字线位线区和源线浮栅区，所述源线浮栅区位于相邻字线位线区之间；在部分半导体衬底上形成横跨所述字线位线区和源线浮栅区的浮栅极结构膜和控制栅极结构膜；形成介质层，所述介质层覆盖字线位线区的浮栅极结构膜和控制栅极结构膜，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的浮栅极结构膜和控制栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在第一开口和第二开口中形成源线层；形成源线层后，去除字线位线区的介质层、控制栅极结构膜和浮栅极结构膜，形成控制栅极结构和浮栅极结构；然后在暴露出的第一侧墙、控制栅极结构和浮栅极结构侧壁形成字线结构。上述方法中，先形成源区，后形成第二侧墙。先形成源区，后形成第二侧墙的原因在于：使得源区在垂直于第二开口侧壁方向上的尺寸较大，源区和浮栅极结构构成的电容增大，因此能够将源线层上的电压更多的耦合在浮栅极结构上，以在快闪存储器在编程过程中提高浮栅极结构上的电压，有利于分栅快闪存储器进行编程。然而，上述方法形成的分栅快闪存储器存在严重的擦除失效问题，经研究发现，原因在于：在形成第二侧墙的过程中，会对暴露出的源区造成刻蚀损耗，容易将源区中的源离子的浓度峰值对应的区域去除，导致源区和源线层接触的区域中源离子的浓度低于所述浓度峰值，因而导致源线层和源区的接触电阻较大。进而导致在分栅快闪存储器擦除操作过程中读取的电流过小。而分栅快闪存储器擦除失效与否根据所述读取的电流的大小来判断。如果所述读取的电流过小，则判断为分栅快闪存储器擦除失效。在此基础上，本专利技术提供一种快闪存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电本文档来自技高网...

【技术保护点】
一种快闪存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电类型相同；在源区中掺杂补偿离子后，在第一开口和第二开口中形成源线层。

【技术特征摘要】
1.一种快闪存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电类型相同；在源区中掺杂补偿离子后，在第一开口和第二开口中形成源线层。2.根据权利要求1所述的快闪存储器的形成方法，其特征在于，在所述源区中掺杂补偿离子的工艺为离子注入工艺。3.根据权利要求2所述的快闪存储器的形成方法，其特征在于，当所述源离子的导电类型为P型时，所述补偿离子的导电类型为P型。4.根据权利要求3所述的快闪存储器的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为2KeV～4KeV，注入剂量为1E15atom/cm2～1E16atom/cm2，注入角度为70度～90度。5.根据权利要求3所述的快闪存储器的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为铟离子，注入能量为5KeV～20KeV，注入剂量为1E14atom/cm2～1E15atom/cm2，注入角度为70度～90度。6.根据权利要求2所述的快闪存储器...

【专利技术属性】
技术研发人员：徐涛，韩国庆，汤志林，曹子贵，付永琴，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31