一种制造快闪存储器的方法技术

本发明专利技术公开了一种制造快闪存储器的方法，包括：在半导体衬底上刻蚀隔离区和有源区；在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；对所述半导体结构进行回刻；在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。本发明专利技术提供的一种制造快闪存储器的方法，采用高温氧化法形成第二衬垫氧化硅层并致密化处理，使有源区只有一次损耗和隔离氧化硅层免受损耗，实现了降低有源区和浮栅层间距，达到了提高器件性能和减小快闪存储器尺寸的效果。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，尤其涉及一种可以降低有源区和浮栅间距的制造快闪存储器的方法。
技术介绍
快闪存储器为一种非易失性存储器，即使在没有电源的情况下仍然能够保存数据。目前快闪存储器中，多采用现场蒸汽生成(In-Situ Steam Generat1n, ISSG)方法成长衬垫氧化物，原因在于ISSG是一种低压快速氧化热退火技术，主要应用于超薄氧化薄膜生长、浅槽隔离边缘圆角化和氮氧薄膜的制备，在对沉积的薄膜热退火的同时还能够进行补偿氧化生长。因此制备快闪存储器的工艺中多采用ISSG技术实现沟道边界的圆角化(Corner Rounding)。参考图1为现有技术提供的一种快闪存储器的剖面图，包括:半导体衬底17、有源区11、隔离区(已填充)、第二衬垫氧化硅层13、隔离氧化硅层14、隧道氧化硅层15和浮栅层16，其中，有源区11和隔离区在半导体衬底17上，第二衬垫氧化硅层13位于隔离区的侧壁，隔离氧化硅层14位于第二衬垫氧化硅层13的表面，隧道氧化硅层15位于有源区11和浮栅层16之间，AA为有源区11的宽度，FG为浮栅层16的宽度，Offset作为补偿，可表示有源区11和浮栅层16的间距。图2(a)?图2(i)是图1所示的快闪存储器的制造方法相对应的剖面示意图。具体制造方法的步骤为:步骤1、采用干法刻蚀工艺，在半导体衬底17上通过浅沟道隔离(Shallow Trench Isolat1n, STI)刻蚀隔离区12，其中，半导体衬底17由硅衬底21和其上的牺牲氧化硅层22和掩膜氮化硅层23构成，如图2(a)所示；步骤2、采用湿法刻蚀工艺，去除隔离区12侧面的部分掩膜氮化硅层23和部分牺牲氧化硅层22，以在半导体衬底17上形成有源区11，此时去除牺牲氧化硅层22后硅界面部分显露，如图2(b)所示；步骤3、采用ISSG工艺生长第一衬垫氧化硅层并去除，该步骤中第一衬垫氧化硅层消耗了侧面硅界面以在转角处形成圆角和消弱了硅界面厚度，如图2(c)所示；步骤4、采用ISSG工艺生长第二衬垫氧化硅层13，其中，圆角的侧面硅界面再次被消耗而导致有源区11的宽度二次变窄，而掩膜氮化硅层23和牺牲氧化硅层22表面不被氧化，如图2 (d)所示；步骤5、沉淀隔离氧化硅层14并进行平坦化处理，如图2(e)所示；步骤6、用热磷酸溶液(Η3Ρ04)去除掩膜氮化硅层23，如图2 (f)所示；步骤7、用氢氟酸溶液(HF)去除牺牲氧化硅层22，由于HF可对隔离氧化硅层14刻蚀且其刻蚀速率快于牺牲氧化硅层22，因此当HF去除全部牺牲氧化硅层22时，隔离氧化硅层14侧壁被刻蚀厚度大于牺牲氧化硅层22的膜层厚度，隔离氧化硅层14宽度降低，如图2(g)所示，已知该图中隔离氧化硅层14被刻蚀掉15-20nm，而牺牲氧化硅层22厚度仅为10-15nm ;步骤8、生长隧道氧化硅层15，在生长前进行的清洗再次对隔离氧化硅层14侧壁产生刻蚀导致其宽度降低，从而使浮栅层的预沉积区域宽度增大，如图2(h)所示；步骤9、淀积浮栅多晶硅，形成浮栅层16，如图2 (i)所示。由以上步骤可知，采用ISSG生长两次衬垫氧化硅层就会对有源区11产生两次消耗，导致有源区11宽度两次降低，其次隔离氧化硅层14侧壁与牺牲氧化硅层22直接接触，当去除牺牲氧化硅层22时，隔离氧化硅14被刻蚀的厚度大于牺牲氧化硅层22的膜层厚度，并且生长隧道氧化硅层15之前的清洗步骤也会对隔离氧化硅层14产生二次刻蚀，导致隔离氧化硅层14的宽度严重降低，相应的沉积浮栅层16的区域宽度增加，从而导致有源区11和浮栅层16间距(offset)较大，限制了快闪存储器件的性能提升和尺寸缩小。
技术实现思路
本专利技术提供，通过采用高温氧化法生长第二衬垫氧化硅层再进行致密处理，使有源区和隔离氧化硅层所受损耗均非常小，从而降低快闪存储器的有源区和浮栅层的间距以及提升器件的绝缘性能，以实现快闪存储器的尺寸缩小和性能提升。本专利技术实施例提供，包括:在半导体衬底上刻蚀隔离区和有源区；在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；对所述半导体结构进行回刻；在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。进一步地，在半导体衬底上刻蚀隔离区和有源区，包括:通过干法刻蚀工艺，在所述半导体衬底上进行刻蚀，以刻蚀所述半导体衬底的隔离区和有源区，其中，所述半导体衬底由硅衬底和在其上依次形成的牺牲氧化硅层和掩膜氮化娃层构成；通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻。进一步地，通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻，包括:采用热磷酸溶液刻蚀所述有源区上部分的掩膜氮化硅层以及采用氢氟酸溶液刻蚀所述有源区上部分的牺牲氧化硅层。进一步地，在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，包括:在该刻蚀后的半导体衬底上形成第一衬垫氧化硅层，以及采用氢氟酸溶液去除所述第一衬垫氧化娃层；采用高温氧化法淀积第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构。进一步地，所述致密化处理的条件为:温度在700°C -900°C之间，处理时间在10min-60min之间，气体氛围为氮与氩混合气体或氮气。进一步地，所述致密化处理后的第二衬垫氧化硅层的厚度等于所述硅衬底上形成的牺牲氧化硅层的厚度。进一步地，所述致密化处理后的第二衬垫氧化娃层的厚度处于5nm_15nm之间。进一步地，在所述半导体衬底结构上形成隔离氧化硅层之后，还包括:对具有所述隔离氧化硅层的半导体衬底结构进行蒸汽处理，其中，蒸汽处理温度在 600°C _800°C之间；对蒸汽处理后的半导体衬底结构进行致密化处理，以得到处理后的半导体衬底，其中，致密处理温度在900°C -1100°C之间；在所述处理后的半导体衬底表面进行化学机械研磨处理，通过终点检测控制研磨至所述掩膜氮化硅层表面，形成半导体结构。进一步地，对所述半导体结构进行回刻，包括:采用热磷酸溶液去除所述半导体结构表面的掩膜氮化硅层；以及采用氢氟酸溶液去除牺牲氧化硅层，同时去除露出的所述第二衬垫氧化硅层。 进一步地，氢氟酸溶液对所述牺牲氧化硅层和所述第二衬垫氧当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种制造快闪存储器的方法，其特征在于，包括：在半导体衬底上刻蚀隔离区和有源区；在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；对所述半导体结构进行回刻；在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：于法波，舒清明，
申请(专利权)人：上海格易电子有限公司，北京兆易创新科技股份有限公司，
类型：发明
国别省市：上海;31