半导体堆叠封装制造技术

一种半导体堆叠封装，其包含印刷电路板(PCB)、第一半导体芯片、以及第二半导体芯片。所述第一半导体芯片以及第二半导体芯片被并排设置在所述PCB的第一表面上，以彼此间隔开。所述第一半导体芯片以及第二半导体芯片的每一个包含命令/地址(CA)芯片焊盘以及数据输入/输出(DQ)芯片焊盘。所述第一半导体芯片的CA芯片焊盘通过CA接合线电连接至所述第二半导体芯片的CA芯片焊盘。

【技术实现步骤摘要】

本公开的实施例是有关于半导体堆叠封装，并且更具体而言是有关于包含多个被并排设置在单一平面上的芯片的半导体堆叠封装。
技术介绍
在电子产业中，随着更小且更高性能的电子系统的发展，具有小型尺寸的多功能或高度集成的半导体封装在需求上正逐渐增加。响应于此种需求，各种用于在单一半导体封装中排列或设置许多半导体芯片的封装技术已经被提出，以提供多功能且高度集成的半导体封装。这些多芯片的封装可以轻易地藉由将每个封装中的至少一半导体芯片设计成为多功能的芯片、或是藉由增加在每个封装中的至少一半导体芯片的容量来加以实现。因此，所述多芯片的封装可以具有相当短的开发期间以及低的制造成本的优点。由于所述多芯片的封装的每一个是藉由堆叠半导体芯片来加以制造，因此所述多芯片的封装也可被称为堆叠封装。所述堆叠封装通常可以根据堆叠半导体芯片的方法而被分类为垂直的堆叠封装、或是水平的堆叠封装。所述垂直的堆叠封装的每一个可藉由在封装基板上垂直地堆叠半导体芯片来加以实现，而所述水平的堆叠封装的每一个可藉由在封装基板上并排排列或设置半导体芯片来加以实现。
技术实现思路
根据一实施例，一种半导体堆叠封装包含一印刷电路板(PCB)，其具有与第二表面相反的第一表面。所述半导体堆叠封装也可包含被设置在所述PCB的所述第一表面上的命令/地址(CA)焊盘、第一数据输入/输出(DQ)焊盘、以及第二DQ焊盘。所述半导体堆叠封装也可包含第一半导体芯片，其被设置在介于所述CA焊盘与第一DQ焊盘之间的所述第一表面上，其包含第一CA芯片焊盘以及第一DQ芯片焊盘。第二半导体芯片是被设置在介于所述第一DQ焊盘与第二DQ焊盘之间的所述第一表面
上，其包含第二CA芯片焊盘以及第二DQ芯片焊盘。CA外部连接端子以及DQ外部连接端子被设置在所述PCB的第二表面上。所述第一CA芯片焊盘通过第一接合线电连接至所述第二CA芯片焊盘。所述CA外部连接端子通过CA焊盘电连接至所述第一CA芯片焊盘。所述DQ外部连接端子通过第一DQ焊盘电连接至所述第一DQ芯片焊盘，并且通过所述第二DQ焊盘电连接至所述第二DQ芯片焊盘。在该半导体堆叠封装中，所述第一CA芯片焊盘被设置在所述第一半导体芯片的边缘上，以与所述CA焊盘相邻；并且其中，所述第一DQ芯片焊盘被设置在所述第一半导体芯片的边缘上，以与所述第一DQ焊盘相邻。在该半导体堆叠封装中，所述第二CA芯片焊盘被设置在所述第二半导体芯片的边缘上，以与所述第一DQ焊盘相邻；并且其中，所述第二DQ芯片焊盘被设置在所述第二半导体芯片的边缘上，以与所述第二DQ焊盘相邻。在该半导体堆叠封装中，所述CA外部连接端子被配置为与所述第一半导体芯片垂直地交叠；并且其中，所述DQ外部连接端子被配置为与所述第二半导体芯片垂直地交叠。该半导体堆叠封装还包括：绝缘层，所述绝缘层被设置在所述第一半导体芯片上以固定所述第一接合线。该半导体堆叠封装还包括：模制层，所述模制层被设置在所述PCB的所述第一表面上，以围绕所述第一半导体芯片、所述第二半导体芯片、所述第一接合线以及所述绝缘层。该半导体堆叠封装还包括：第二接合线，所述第二接合线将所述CA焊盘电连接至所述第一CA芯片焊盘；第三接合线，所述第三接合线将所述第一DQ芯片焊盘电连接至所述第一DQ焊盘；以及第四接合线，所述第四接合线将所述第二DQ芯片焊盘电连接至所述第二DQ焊盘。根据一实施例，一种半导体堆叠封装包含印刷电路板(PCB)、第一半导体芯片、以及第二半导体芯片。所述第一半导体芯片以及第二半导体芯片是被并排设置在所述PCB的第一表面上以彼此间隔开，其分别包含命令/地址(CA)芯片焊盘以及数据输入/输出(DQ)芯片焊盘。所述第一半导体芯片的CA芯片焊盘通过CA接合线电连接至所述第二半导体芯片的CA芯片焊盘。该半导体堆叠封装还包括：配置在所述PCB的所述第一表面上的CA焊盘以及
DQ焊盘，其中，所述CA焊盘电连接至所述第一半导体芯片以及所述第二半导体芯片的所述CA芯片焊盘，并且其中，所述DQ焊盘电连接至所述第一半导体芯片以及所述第二半导体芯片的所述DQ芯片焊盘。该半导体堆叠封装还包括：外部CA端子以及外部DQ端子，所述外部CA端子以及外部DQ端子被设置在所述PCB的与所述第一半导体芯片以及所述第二半导体芯片相对的第二表面上。在该半导体堆叠封装中，所述外部CA端子通过所述CA焊盘电连接至所述CA芯片焊盘；并且其中，所述外部DQ端子通过所述DQ焊盘电连接至所述DQ芯片焊盘。在该半导体堆叠封装中，所述第一半导体芯片包含第一堆叠的半导体芯片；其中，所述第一堆叠的半导体芯片的每一个包含第一CA芯片焊盘，并且所述第一堆叠的半导体芯片被设置为提供阶梯式结构，使得所述第一CA芯片焊盘被露出；其中，所述第二半导体芯片包含第二堆叠的半导体芯片；其中，所述第二堆叠的半导体芯片的每一个包含第二CA芯片焊盘，并且所述第二堆叠的半导体芯片被设置为提供阶梯式结构，使得所述第二CA芯片焊盘被露出；并且其中，所述第一CA芯片焊盘以及所述第二CA芯片焊盘通过接合线来彼此电连接。在该半导体堆叠封装中，所述第一堆叠的半导体芯片的最上面的半导体芯片的所述第一CA芯片焊盘通过所述接合线中的一条接合线电连接至所述第二堆叠的半导体芯片的最下面的半导体芯片的所述第二CA芯片焊盘。该半导体堆叠封装还包括：第一绝缘层，所述第一绝缘层被设置在所述第一半导体芯片上；第二绝缘层，所述第二绝缘层被设置在所述第二半导体芯片上；以及第三半导体芯片，所述第三半导体芯片被堆叠在所述第一绝缘层和所述第二绝缘层上，其中，所述第三半导体芯片被所述第一绝缘层和所述第二绝缘层所支撑。在该半导体堆叠封装中，所述第三半导体芯片包含第三堆叠的半导体芯片；其中，所述第三堆叠的半导体芯片的每一个包含第三CA芯片焊盘，并且所述第三堆叠的半导体芯片被设置为提供阶梯式结构，使得所述第三CA芯片焊盘被露出。根据一实施例，一种半导体堆叠封装包含印刷电路板(PCB)，所述PCB具有与第二表面相反的第一表面。命令/地址(CA)焊盘、第一数据输入/输出(DQ)焊盘、以及第二DQ焊盘是被设置在所述PCB的所述第一表面上。第一半导体芯片是被堆叠在介
于所述CA焊盘与第一DQ焊盘之间的所述第一表面上，其分别包含第一CA芯片焊盘以及第一DQ芯片焊盘。第二半导体芯片是被堆叠在介于所述第一DQ焊盘与第二DQ焊盘之间的所述第一表面上，其分别包含第二CA芯片焊盘以及第二DQ芯片焊盘。CA外部连接端子以及DQ外部连接端子是被设置在所述PCB的第二表面上。所述第一半导体芯片被堆叠以提供一种阶梯式结构，使得所述第一CA芯片焊盘被露出。所述第二半导体芯片被堆叠以提供一种阶梯式结构，使得所述第二CA芯片焊盘被露出。所述第一CA芯片焊盘通过CA接合线电连接至所述第二CA芯片焊盘。所述CA外部连接端子通过CA焊盘电连接至所述第一CA芯片焊盘。所述DQ外部连接端子通过第一DQ焊盘电连接至所述第一DQ芯片焊盘，并且通过所述第二DQ焊盘电连接至所述第二DQ芯片焊盘。在该半导体堆叠封装中，所述第一CA芯片焊盘分别被设置在所述第一半导体芯片的边缘上，以与所述CA焊盘相邻；并且其中，所述第一DQ芯片焊盘分别被设置在所述第一半导体芯片本文档来自技高网...

【技术保护点】
一种半导体堆叠封装，该半导体堆叠封装包括：印刷电路板PCB，所述PCB具有与第二表面相反的第一表面；设置在所述第一表面上的命令/地址CA焊盘、第一数据输入/输出DQ焊盘、以及第二DQ焊盘；第一半导体芯片，所述第一半导体芯片被设置在介于所述CA焊盘和所述第一DQ焊盘之间的所述第一表面上，所述第一半导体芯片包含第一CA芯片焊盘以及第一DQ芯片焊盘；第二半导体芯片，所述第二半导体芯片被设置在介于所述第一DQ焊盘和所述第二DQ焊盘之间的所述第一表面上，所述第二半导体芯片包含第二CA芯片焊盘以及第二DQ芯片焊盘；以及设置在所述第二表面上的CA外部连接端子以及DQ外部连接端子，其中，所述第一CA芯片焊盘通过第一接合线电连接至所述第二CA芯片焊盘，其中，所述CA外部连接端子通过所述CA焊盘电连接至所述第一CA芯片焊盘，并且其中，所述DQ外部连接端子通过所述第一DQ焊盘电连接至所述第一DQ芯片焊盘，并且通过所述第二DQ焊盘电连接至所述第二DQ芯片焊盘。

【技术特征摘要】
2014.10.01 KR 10-2014-01324341.一种半导体堆叠封装，该半导体堆叠封装包括：印刷电路板PCB，所述PCB具有与第二表面相反的第一表面；设置在所述第一表面上的命令/地址CA焊盘、第一数据输入/输出DQ焊盘、以及第二DQ焊盘；第一半导体芯片，所述第一半导体芯片被设置在介于所述CA焊盘和所述第一DQ焊盘之间的所述第一表面上，所述第一半导体芯片包含第一CA芯片焊盘以及第一DQ芯片焊盘；第二半导体芯片，所述第二半导体芯片被设置在介于所述第一DQ焊盘和所述第二DQ焊盘之间的所述第一表面上，所述第二半导体芯片包含第二CA芯片焊盘以及第二DQ芯片焊盘；以及设置在所述第二表面上的CA外部连接端子以及DQ外部连接端子，其中，所述第一CA芯片焊盘通过第一接合线电连接至所述第二CA芯片焊盘，其中，所述CA外部连接端子通过所述CA焊盘电连接至所述第一CA芯片焊盘，并且其中，所述DQ外部连接端子通过所述第一DQ焊盘电连接至所述第一DQ芯片焊盘，并且通过所述第二DQ焊盘电连接至所述第二DQ芯片焊盘。2.根据权利要求1所述的半导体堆叠封装，其中，所述第一CA芯片焊盘被设置在所述第一半导体芯片的边缘上，以与所述CA焊盘相邻；并且其中，所述第一DQ芯片焊盘被设置在所述第一半导体芯片的边缘上，以与所述第一DQ焊盘相邻。3.根据权利要求1所述的半导体堆叠封装，其中，所述第二CA芯片焊盘被设置在所述第二半导体芯片的边缘上，以与所述第一DQ焊盘相邻；并且其中，所述第二DQ芯片焊盘被设置在所述第二半导体芯片的边缘上，以与所述第二DQ焊盘相邻。4.根据权利要求1所述的半导体堆叠封装，其中，所述CA外部连接端子被配置为与所述第一半导体芯片垂直地交叠；并且其中，所述DQ外部连接端子被配置为与所述第二半导体芯片垂直地交叠。5.根据权利要求1所述的半导体堆叠封装，该半导体堆叠封装还包括：绝缘层，所述绝缘层被设置在所述第一半导体芯片上以固定所述第一接合线。6.根据权利要求5所述的半导体堆叠封装，该半导体堆叠封装还包括：模制层，所述模制层被设置在所述PCB的所述第一表面上，以围绕所述第一半导体芯片、所述第二半导体芯片、所述第一接合线以及所述绝缘层。7.根据权利要求1所述的半导体堆叠封装，该半导体...

【专利技术属性】
技术研发人员：金纹秀，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR