半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置及其制造方法。本发明专利技术提供一种向半导体层施加的应力可缓和的半导体装置。本发明专利技术的半导体装置包括：第一导电型第一半导体层；第一导电型第二半导体层，设在第一半导体层上；第二导电型第三半导体层，选择性地设在第二半导体层上；第一导电型第四半导体层，设在第三半导体层上；第一电极，隔着绝缘膜设在第二、第三、第四半导体层；第二电极，设在第四半导体层上，且连接第四半导体层；第三电极，与第二电极分离，一端与第一半导体层相接，另一端位于第二半导体层表面侧；且该半导体装置包含：第二半导体层的表面、及与第三电极相接且与第二半导体层的表面相连的面，第二半导体层的表面与该面成直角或钝角。

【技术实现步骤摘要】
[相关申请案]本申请案享有以日本专利申请案2014-187750号(申请日：2014年9月16日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体装置及其制造方法。
技术介绍
在MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效晶体管)等半导体装置中，存在将源极电极与漏极电极都设置在半导体基板的上侧的半导体装置。在这种半导体装置中，源极电极设置在源极区域之上，漏极电极与源极电极并排而形成，且在半导体基板内设置着漏极电极的一部分。这里，作为使源极电极与漏极电极之间的接通电阻降低的方法，有将形成漏极电极的区域的高电阻漂移层除去的方法。例如为以下方法：利用各向同性蚀刻，在漂移区域形成到达漏极区域的沟槽，之后在该沟槽内形成漏极电极。但是，一般来说，利用各向同性蚀刻而形成的沟槽的内壁成为曲面。因此，存在沟槽的开口部附近的半导体层成为呈檐状而尖细的形状的情况。而且，如果在这种沟槽内形成漏极电极，那么存在如下情况：因漏极电极的热膨胀率与半导体材料的热膨胀率的差、或漏极电极的内部应力，而向该尖细的部分施加局部的应力。由此，存在该尖细的部分缺欠、或在该尖细的部分与漏极电极之间产生剥离的情况。
技术实现思路
本专利技术要解决的问题在于，提供一种向半导体层施加的应力得以缓和的半导体装置及其制造方法。实施方式的半导体装置包括：第一导电型的第一半导体层；第一导电型的第二半导
体层，设置在所述第一半导体层之上；第二导电型的第三半导体层，选择性地设置在所述第二半导体层之上；第一导电型的第四半导体层，设置在所述第三半导体层之上；第一电极，隔着绝缘膜而设置在所述第二半导体层、所述第三半导体层、及所述第四半导体层；第二电极，设置在所述第四半导体层之上，且连接于所述第四半导体层；以及第三电极，与所述第二电极分离，且一端与所述第一半导体层相接，另一端位于所述第二半导体层的表面侧；而且该半导体装置包含:所述第二半导体层的所述表面、及与所述第三电极相接且与所述第二半导体层的所述表面相连的面，所述第二半导体层的所述表面与所述面所成的角是直角或钝角。附图说明图1(a)是表示第一实施方式的半导体装置的示意性俯视图，图1(b)是表示第一实施方式的半导体装置的一部分的示意性剖视图。图2(a)～图6(b)是表示第一实施方式的半导体装置的制造过程的示意性剖视图。图7(a)～图7(c)是更详细地表示第一实施方式的各向同性蚀刻的示意性剖视图。图8(a)～图8(c)是表示参考例的各向同性蚀刻的示意性剖视图。图9(a)是表示参考例的半导体装置的示意性剖视图，图9(b)是表示第一实施方式的半导体装置的示意性剖视图。图10(a)是表示第二实施方式的第一例的半导体装置的一部分的示意性剖视图，图10(b)是表示第二实施方式的第二例的半导体装置的一部分的示意性剖视图。具体实施方式以下，一边参照图式，一边对实施方式进行说明。在以下的说明中，对于相同部件标注相同符号，对于已经说明过一次的部件，适当省略其说明。(第一实施方式)图1(a)是表示第一实施方式的半导体装置的示意性俯视图，图1(b)是表示第一实施方式的半导体装置的一部分的示意性剖视图。这里，在图1(b)中，表示沿着图1(a)的A-A'线的位置处的截面。第一实施方式的半导体装置1是漏极电极10设置在半导体装置1的上表面侧的上侧漏极(up drain)型MOSFET。半导体装置1包含第一半导体层(以下，例如漏极区域22)、第二半导体层(以下，例
如漂移区域21)、第三半导体层(以下，例如基极区域30)、第四半导体层(以下，例如源极区域40)、栅极绝缘膜51、第一电极(以下，例如栅极电极50)、第二电极(以下，例如源极电极11)、第三电极(以下，例如漏极电极10)、及第五半导体层(以下，例如n+半导体区域41)。在实施方式中，半导体区域20是由漏极区域22、及设置在漏极区域22的上侧的漂移区域21所定义。漂移区域21的导电型是n型。漏极区域22的导电型是n+型。漏极区域22的杂质浓度比漂移区域21的杂质浓度高。基极区域30选择性地设置在漂移区域21之上。基极区域30的导电型是p型。源极区域40设置在基极区域30之上。源极区域40的导电型是n+型。栅极电极50是隔着栅极绝缘膜51而设置在漂移区域21、基极区域30、及源极区域40。该沟槽栅极构造的栅极电极50例如在图1(a)、(b)的X方向上延伸。源极电极11设置在源极区域40之上。源极电极11连接于源极区域40。漏极电极10与源极电极11分离而排列。漏极电极10的下端10d位于半导体区域20中。漏极电极10的一端(例如，下端10d)与漏极区域22相接。另一方面，漏极电极的另一端(例如，上端10u)位于漂移区域21的表面21u侧。在漏极电极10中，与所述一端侧的宽度相比，所述另一端侧的宽度较宽。例如，在相对于漏极电极10与源极电极11排列的方向(例如，图1(a)所示的Y方向)平行地切断漏极电极10的切断面10cs上，切断面10cs的至少一部分的宽度W越往下端10d变得越窄。这里，所谓“宽度”是指相对于漏极电极10延伸的方向垂直地切断漏极电极10时的漏极电极10的宽度。例如，设置在半导体区域20内的漏极电极10的切断面10cs的形状成为越往下侧变得越窄的正锥型。n+半导体区域41选择性地设置在漂移区域21之上。n+半导体区域41选择性地设置在未设置基极区域30的漂移区域21之上。漏极电极10连接于半导体区域20及n+半导体区域41。n+半导体区域41具有与漏极电极10相接的第一面41sa、及与漏极电极10相接且与第一面41sa相连的第二面41sb。第一面41sa与第二面41sb所成的角为直角或钝角。在图1(b)中，作为一例，图示有第一面41sa与第二面41sb所成的角为钝角的例子。n+半导体区域41与漏极电极10例如进行欧姆接触。n+半导体区域41的深度例如与源极区域40的深度相同。n+半导体区域41的杂质浓度例如与源极区域40的杂质浓度相同。具有n+半导体区域41与漂移区域21的半导体区域的杂质浓度在相对于源极电极11
与漏极电极10排列的方向(例如，X方向或Y方向)垂直的方向(例如，Z方向)上，连续地减小。在实施方式中，作为一例，在杂质浓度分布中，将1×1017(atoms/cm3)以上的杂质浓度的区域设为漏极区域22，将小于1×1017(atoms/cm3)的杂质浓度的区域设为漂移区域21。n+半导体区域41的杂质浓度高于漂移区域21的杂质浓度。但是，决定漏极区域22与漂移区域21的边界的杂质浓度并不限定于该浓度。基极区域30、源极区域40、及栅极电极50位于图1(a)的源极电极11的下侧。在半导体区域20之上，设置着层间绝缘膜70。层间绝缘膜70设置在源极电极11与半导体区域20之间、或漏极电极10与半导体区域20之间。而且，漏极电极10包围基极区域30、源极区域40、及栅极电极50。n+半导体区域41包围基极区域30、源极区域40、及栅极电极50。而且，栅极焊垫50p电连接于栅极电极50。实本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包括：第一导电型的第一半导体层；第一导电型的第二半导体层，设置在所述第一半导体层之上；第二导电型的第三半导体层，选择性地设置在所述第二半导体层之上；第一导电型的第四半导体层，设置在所述第三半导体层之上；第一电极，隔着绝缘膜而设置在所述第二半导体层、所述第三半导体层、及所述第四半导体层；第二电极，设置在所述第四半导体层之上，且连接于所述第四半导体层；以及第三电极，与所述第二电极分离，且一端与所述第一半导体层相接，另一端位于所述第二半导体层的表面侧；且该半导体装置包含：所述第二半导体层的所述表面、及与所述第三电极相接且与所述第二半导体层的所述表面相连的面，所述第二半导体层的所述表面与所述面所成的角是直角或钝角。

【技术特征摘要】
2014.09.16 JP 2014-1877501.一种半导体装置，其特征在于包括：第一导电型的第一半导体层；第一导电型的第二半导体层，设置在所述第一半导体层之上；第二导电型的第三半导体层，选择性地设置在所述第二半导体层之上；第一导电型的第四半导体层，设置在所述第三半导体层之上；第一电极，隔着绝缘膜而设置在所述第二半导体层、所述第三半导体层、及所述第四半导体层；第二电极，设置在所述第四半导体层之上，且连接于所述第四半导体层；以及第三电极，与所述第二电极分离，且一端与所述第一半导体层相接，另一端位于所述第二半导体层的表面侧；且该半导体装置包含：所述第二半导体层的所述表面、及与所述第三电极相接且与所述第二半导体层的所述表面相连的面，所述第二半导体层的所述表面与所述面所成的角是直角或钝角。2.根据权利要求1所述的半导体装置，其特征在于：还包含选择性地设置在所述第二半导体层之上的n型的第五半导体层，且所述第三电极连接于所述第二半导体层及所述第五半导体层。3.根据权利要求2所述的半导体装置，其特征在于：所述第五半导体层包括：第一面，与所述第三电极相接；以及第二面，与所述第三电极相接，且与所述第一面相连；而且所述第一面与所述第二面所成的角是直角或钝角。4.根据权利要求2所述的半导体装置，其特征在于：所述第五半导...

【专利技术属性】
技术研发人员：富田幸太，前山贤二，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP