半导体器件制造技术

本发明专利技术阻止了在半导体器件的组装中形成孔洞。MCU芯片和AFE芯片被安装在由具有一对第一侧边和一对第二侧边的四边形形成的裸片焊盘上方。在MCU芯片和AFE芯片上执行引线键合之后，从两个第二侧边中的一个第二侧边的一侧向另一第二侧边的一侧提供树脂。从而，使所述树脂穿过MCU芯片上方的第一焊盘组和第二焊盘组之间的开口以填充芯片之间的区域，因此阻止了在芯片之间的区域中形成孔洞。

【技术实现步骤摘要】
半导体器件本申请为申请号为201210063525.0、申请日为2012年3月8日、专利技术名称为“半导体器件的制造方法”的专利技术专利申请的分案申请。相关申请的交叉引用在此通过引用将2011年3月15日提交的日本专利申请JP2011-56073所公开的全部内容(包括说明书、附图和摘要)并入本文。
本专利技术涉及半导体器件的制造技术，并且，具体而言，本专利技术涉及有效适用于由平面地设置的多个半导体芯片形成的半导体器件的技术。
技术介绍
例如，公开号为JP2004-356382的日本未审查专利(专利文献1)公开了由平面地设置的多个半导体芯片形成的半导体集成电路装置(半导体器件)的结构。专利文献1中公开的结构如下：在引线键合的半导体芯片A和B中，焊球键合侧上的半导体芯片A的厚度大于针脚键合侧上的半导体芯片B的厚度。[专利文献1]公开号JP2004-356382的日本未审查专利。
技术实现思路
近年来，已开发出其中并入了多个半导体芯片的各种半导体器件。在这些装置中，存在如下半导体器件：多个半导体芯片安装在这些半导体器件中并且放置(平面结构)在单个放置部分(裸片焊盘)上，例如专利文献1所述。本专利技术人考虑了进一步减小这种半导体器件的外部尺寸。为了减小如上所述的这种半导体器件的外部尺寸，例如可以使用以下方法：减小相邻的半导体芯片之间的距离，从而，减小芯片放置部分的外部尺寸。但是，当如专利文献1所述，多个半导体芯片安装在一个芯片放置部分上时，需要采取以下方法：必需精确地执行对准，以使得首先安装的半导体芯片不会重叠在用于稍后安装半导体芯片的区域(芯片放置区域)上。图27是图示本专利技术人出于比较目的而给出的比较实例中的半导体器件(半导体封装50)的结构的平面图。在半导体封装50中，两个半导体芯片51和52并排安装，并且以平面结构安装在一个裸片焊盘(芯片放置部分)53上。多个引线54设置在两个半导体芯片51和52周围，并且半导体芯片51和52中的每一个经由导电键合线56与多个引线54电连接。悬置引线55支撑裸片焊盘53，并且裸片焊盘53、半导体芯片51和52以及键合线56和引线54的一部分由树脂形成的密封本体57密封。例如，作为在半导体封装50的组装中通过辨别半导体芯片51和52的各自芯片放置区域来执行上述对准的一种技术，如下所述的内容是可能的：在裸片焊盘53的相邻的芯片放置区域之间设置狭缝(穿通孔)53a，并且使用该狭缝53a作为标记来辨别(识别)各自芯片放置区域。但是，当使用狭缝53a时，考虑到加工狭缝53a的精确度，需要具有一定大小的用于形成狭缝53a的区域。这使得难以充分减小相邻的半导体芯片51和52之间的距离。也即，难以减小作为芯片放置部分的裸片焊盘53的外部尺寸。因此，本专利技术人研究了一种在其中使用除了狭缝以外的技术来对准半导体芯片的结构并且相邻半导体芯片之间的距离变得更小(例如，小于专利文献1中的距离)。由此，本专利技术人发现了如下问题：在安装半导体芯片之后的树脂密封步骤(成形步骤)中，在相邻半导体芯片之间产生了孔洞(树脂未填充缺陷)。引起该问题的原因可能在于：在树脂密封步骤中，从一个半导体芯片的一侧朝向另一半导体芯片一侧提供树脂，而树脂没有充分填充在半导体芯片之间。本专利技术考虑到上述问题，本专利技术的目的在于提供一种可以阻止孔洞形成的技术。本专利技术的另一目的在于提供一种可以实现减小半导体器件尺寸的技术。从本说明书以及附图的描述中可以明确本专利技术的上述和其他目的和创新性特征。以下是对本申请中所列的本专利技术的代表性元件要点的简要描述：本专利技术代表性实施方式中的一种半导体器件的制造方法，包括以下步骤：(a)提供引线框架，所述引线框架包括裸片焊盘、第一引线组、第二引线组以及悬置引线，所述裸片焊盘由四边形构成，所述四边形具有相对设置的一对第一侧边以及与所述第一侧边相交的相对设置的一对第二侧边，所述第一引线组沿平面图中裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中裸片焊盘的两个第一侧边中的另一侧边设置，所述悬置引线连接至所述裸片焊盘的第二侧边；(b)将第一半导体芯片安装在所述裸片焊盘的第一区域中，所述第一半导体芯片具有第一正面、多个第一键合焊盘以及与所述第一正面相对的第一背面，所述多个第一键合焊盘在所述第一正面上形成，并且将第二半导体芯片放置在平面图中靠近所述第一区域设置的裸片焊盘的第二区域中，所述第二半导体芯片具有第二正面、多个第二键合焊盘以及与所述第二正面相对的第二背面，所述多个第二键合焊盘在所述第二正面上形成；(c)经由多个外部键合线分别将所述第一键合焊盘的多个外部键合焊盘和所述第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接，并且经由多个内部键合线将所述第一键合焊盘的多个内部键合焊盘与所述第二键合焊盘的多个内部键合焊盘电连接；以及(d)从裸片焊盘的第二侧边的一侧向另一侧提供树脂，并且采用树脂密封所述裸片焊盘、所述第一半导体芯片、所述第二半导体芯片、所述外部键合线以及所述内部键合线。第二区域位于平面图中第一区域与裸片焊盘的两个侧边中的另一侧边之间。第一半导体芯片的内部键合焊盘包括第一焊盘组和第二焊盘组。第二半导体芯片的内部键合焊盘包括第三焊盘组和第四焊盘组。内部键合线包括多个第一内部键合线和多个第二内部键合线，所述多个第一内部键合线用于将第一焊盘组与第三焊盘组电连接，所述多个第二内部键合线用于将第二焊盘组与第四焊盘组电连接。所述第一焊盘组和所述第二焊盘组之间的距离比所述第三焊盘组与所述第四焊盘组之间的距离长；并且所述第一焊盘组和第二焊盘组之间的距离比与多个内部键合焊盘相等的长度长。以下是对本申请中所列的本专利技术的代表性元件得到的效果的要点的简要描述：可以阻止半导体器件的组装中形成孔洞。可以实现半导体器件尺寸的缩减。本专利技术的进一步目的在于提供一种半导体器件，所述半导体器件包括：(a)引线框架，所述引线框架包括裸片焊盘、第一引线组、第二引线组以及多个悬置引线，所述裸片焊盘由四边形构成，所述四边形具有一对相对设置的第一侧边以及与所述第一侧边相交的且相对设置的一对第二侧边，所述第一引线组沿平面图中裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中裸片焊盘的两个第一侧边中的另一侧边设置，所述多个悬置引线分别连接至所述裸片焊盘的第二侧边；(b)第一半导体芯片，所述第一半导体芯片具有第一正面、多个第一键合焊盘和第一背面，所述多个第一键合焊盘在所述第一正面上形成，所述第一背面与所述第一正面相对，并且所述第一半导体芯片安装在所述裸片焊盘的第一区域中；(c)第二半导体芯片，所述第二半导体芯片具有第二正面、多个第二键合焊盘和第二背面，所述多个第二键合焊盘在所述第二正面上形成，所述第二背面与所述第二正面相对，并且所述第二半导体芯片安装在平面图中靠近所述第一区域设置的裸片焊盘的第二区域中；(d)多个外部键合线，所述多个外部键合线分别将第一键合焊盘的多个外部键合焊盘和第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接，(e)多个内部键合线，所述多个内部键合线将第一键合焊盘的多个内部键合焊盘与第二键合焊盘的多个内部键合焊盘电连接；以及(f)树脂，所述树脂密封了所述裸片焊盘、所述第一半导体芯片、所述第二本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括：基底部件；第一半导体芯片，安装在所述基底部件上，所述第一半导体芯片包括多个电路和多个焊盘，其中，所述多个电路包括第一电路、第二电路和设置在所述第一电路和所述第二电路之间的第三电路，其中，所述第一电路、所述第二电路和所述第三电路沿所述第一半导体芯片的第一侧边设置，其中，在平面图中，所述多个焊盘与所述多个电路隔开；其中，所述多个焊盘包括以第一间距设置的多个第一焊盘，以及以所述第一间距设置的多个第二焊盘，其中，在平面图中，所述多个第一焊盘和所述多个第二焊盘沿着所述第一半导体芯片的第一侧边设置，其中，包括所述多个第一焊盘的第一焊盘组与包括所述多个第二焊盘的第二焊盘组之间的距离大于所述第一间距，以及其中，在平面图中，所述第三电路的一部分位于所述第一焊盘组和所述第二焊盘组之间，并且在所述第一焊盘组和所述第二焊盘组之间没有设置焊盘，其中，所述第一电路是数字接口电路，其中，所述第二电路是模拟接口电路，以及其中，所述第三电路是除了所述数字接口电路和所述模拟接口电路之外的电路。

【技术特征摘要】
2011.03.15 JP 2011-0560731.一种半导体器件，所述半导体器件包括：基底部件；第一半导体芯片，安装在所述基底部件上，所述第一半导体芯片包括多个电路和多个焊盘；以及多条键合线，分别与所述多个焊盘连接；其中，所述多个电路包括第一电路、第二电路和第三电路，在平面图中所述第三电路设置在所述第一电路和所述第二电路之间，其中，在平面图中，所述第一电路、所述第二电路和所述第三电路沿所述第一半导体芯片的第一侧边设置，其中，在所述第三电路之上没有设置焊盘，其中，所述多个焊盘包括以第一间距设置并且与所述第一电路连接的多个第一焊盘，以及以所述第一间距设置并且与所述第二电路连接的多个第二焊盘，其中，在平面图中，所述多个第一焊盘和所述多个第二焊盘沿着所述第一半导体芯片的第一侧边设置，其中，包括所述多个第一焊盘的第一焊盘组与包括所述多个第二焊盘的第二焊盘组之间的距离大于多个焊盘的长度，以及其中，在平面图中，所述第三电路的一部分位于所述第一焊盘组和所述第二焊盘组之间，其中，所述第一电路是数字接口电...

【专利技术属性】
技术研发人员：沼崎雅人，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP