半导体装置及其制造方法制造方法及图纸

半导体装置，包含开关器件，该开关器件具备：由半绝缘性材料或半导体构成的衬底(1)、在衬底上形成的由以3族元素的氮化物为主成分的化合物半导体构成的沟道形成层(2，3)、在沟道形成层上隔着栅极绝缘膜(5)而形成有栅极电极(6)的栅极构造、在沟道形成层上夹着栅极构造而配置在栅极构造的两侧的源极电极(7)以及漏极电极(8)。沟道形成层中，将形成开关器件的区域作为元件区域，将元件区域的周围作为元件分离区域，由绝缘材料构成的崩塌抑制层(9)在元件区域中被形成在沟道形成层上，由与崩塌抑制层不同的绝缘材料构成的漏电抑制层(10)在元件分离区域中被形成在沟道形成层上。

【技术实现步骤摘要】
【国外来华专利技术】关联申请的相互参照本申请基于2013年12月6日申请的日本专利申请第2013－253365号，在此援引其记载内容。
本专利技术涉及包含开关器件的半导体装置及其制造方法，该开关元件采用以Ga(镓)、Al(铝)、In(铟)等3族元素的氮化物为主成分的化合物半导体。例如，本专利技术作为开关器件而适于应用于GaN－HEMT(Highelectronmobilitytransistor：高电子迁移率晶体管)器件之一的具有横型HEMT的半导体装置。
技术介绍
以往，在专利文献1中，公开了在采用3族元素的氮化物半导体层进行多个元件形成的构造中使得各元件间的绝缘分离构造的形成容易地进行的方法。具体而言，向3族元素的氮化物半导体层中的元件区域的周围(以下称为元件分离区域)进行离子注入而形成改质区域，使得在氧化处理时改质区域中的氧化反应得以促进。由此，在元件分离区域容易形成绝缘氧化膜，能够容易地进行各元件间的绝缘分离构造的形成。但是，根据这样的方法，虽然在元件分离区域中容易形成绝缘氧化膜，但在元件区域也会由于热氧化而局部地形成绝缘氧化膜，使表面的凹凸增大。因此，当在元件区域形成了开关器件时，存在迁移率下降而器件性能下降的问题。此外，在衬底上隔着缓冲层形成GaN层及AlGaN层并利用它们进行多个元件形成的构造中，还有在各元件之间具备从AlGaN层的表面到达衬底或到达衬底附近的沟槽分离构造的构造。但是，必须通过刻蚀将沟槽较深地形成，导致制造工序的时间长，制造成本变高。此外，刻蚀时使用的掩模材料也需要厚膜抗蚀剂或金属掩模以挖掘较深的沟槽，半导体装置的高集成化变难。因此，通过沉积来形成配置于元件分离区域的绝缘膜。例如，在通过沉积形成绝缘膜的情况下，通过如下那样的工序制造半导体装置。首先，在GaN层之上形成AlGaN层，使作为元件区域的周围的元件分离区域比元件区域更凹陷而做成台面(mesa)构造。接着，在元件区域以及元件分离区域的表面上沉积硅氧化膜作为绝缘膜。并且，利用所希望的掩模在栅极电极的形成预定位置使硅氧化膜开口而形成到达AlGaN层的凹部，在该凹部内隔着栅极绝缘膜配置栅极电极。进而，利用所希望的掩模，在源极电极及漏极电极的形成预定位置、即夹着栅极电极而在栅极电极的两侧，使硅氧化膜开口而形成到达AlGaN层的凹部，在各凹部内配置源极电极或漏极电极。由此，完成将配置于元件分离区域的绝缘膜通过沉积形成的构造的半导体装置。此外，作为在元件区域以及元件分离区域的表面上形成的绝缘膜，还能够取代硅氧化膜而形成硅氮化膜。现有技术文献专利文献专利文献1：特开2006－66480号公报
技术实现思路
如上述那样，通过将配置在元件区域以及元件分离区域的表面上的绝缘膜通过沉积形成，能够消除由于热氧化而发生的问题、即通过直至元件区域为止局部地形成绝缘氧化膜而使表面的凹凸增大的问题。但是，在将绝缘膜做成硅氧化膜的情况下，确认到虽然对于元件间的防漏电有效果但对于电流崩塌不能得到充分的效果。此外，在将绝缘膜做成硅氮化膜的情况下，确认到虽然对于电流崩塌有效果但对于元件间的防漏电不能得到充分的效果。另外，所谓电流崩塌，是指通过伴随着开关器件的开关动作的电阻增大效应、漏极电流量的恢复花费时间且漏极电流大幅减少的现象。本专利技术的目的在于，提供一种具有实现元件间的防漏电并且对于电流崩塌现象也能得到效果的构造的半导体装置及其制造方法。本专利技术中，特征在于，包含开关器件，该开关器件具备由半绝缘性材料或半导体构成的衬底、形成在衬底上的由以3族元素的氮化物为主成分的化合物半导体构成的沟道形成层、在沟道形成层上隔着栅极绝缘膜而形成有栅极电极的栅极构造、在沟道形成层上夹着栅极构造而配置在栅极构造的两侧的源极电极以及漏极电极。在沟道形成层中，将形成有开关器件的区域作为元件区域，将该元件区域的周围作为元件分离区域，并具有在元件区域中形成在沟道形成层上的由绝缘材料构成的崩塌抑制层、和在元件分离区域形成在沟道形成层上的由与崩塌抑制层不同的绝缘材料形成的漏电抑制层。这样，具备由相互不同的材质构成的崩塌抑制层和漏电抑制层双方。因此，能够实现具有实现元件间的防漏电并且对电流崩塌现象也能得到效果的构造的半导体装置。附图说明关于本专利技术的上述目的及其他目的、特征、优点，参照附图并通过以下的详细描述而变得更为明确。图1是本专利技术的第1实施方式的具有横型的HEMT的半导体装置的截面图。图2是表示图1所示的半导体装置的制造工序的截面图。图3是本专利技术的第2实施方式的具有横型的HEMT的半导体装置的截面图。图4是表示图3所示的半导体装置的制造工序的截面图。图5是本专利技术的第3实施方式的具有横型的HEMT的半导体装置的截面图。图6是表示图5所示的半导体装置的制造工序的截面图。具体实施方式以下，基于附图对本专利技术的实施方式进行说明。另外，在以下的各实施方式中，对于彼此相同或均等的部分，附加相同符号进行说明。(第1实施方式)对本专利技术的第1实施方式进行说明。如图1所示，本实施方式的半导体装置，作为采用以3族元素的氮化物为主成分的化合物半导体的开关器件，具备横型的HEMT。该HEMT如以下那样构成。横型HEMT中，作为化合物半导体衬底而使用并形成有在衬底1的表面层叠有GaN层2及n型的AlGaN层3的构造。在该化合物半导体衬底中的AlGaN/GaN界面的GaN层侧，通过压电效应以及极化效应感应出二维电子气(以下记作2DEG)载流子，从而横型HEMT动作。衬底1由Si(111)或SiC及蓝宝石等半绝缘性材料或半导体材料构成，在其之上例如通过异质外延生长而形成有GaN层2和AlGaN层3。衬底1的电阻率值按照作为目标的器件的特性而通过衬底1内的杂质浓度来任意调整即可。此外，虽未图示，但在GaN层2与衬底1之间夹有AlGaN－GaN超晶格层等、使GaN层2的结晶性良好也是有效的。这里的结晶性是GaN层2中的缺陷、位错等，对电特性及光特性带来影响。将衬底1中的进行器件形成的部分作为元件区域，在位于该元件区域的周围的元件分离区域，通过形成凹部4而构成有台面构造。凹部4被设为从AlGaN层3的表面到达GaN层2的深度，凹部4的侧壁面相对于衬底表面倾斜。例如，将AlGaN层3以20nm左右的厚度形成，而将凹部4设为其以上的深度。此外，在AlGaN层3的表面形成有槽部3a、3b。在AlGaN层3的表面中的两槽部3a、3b之间，具备由栅极绝缘膜5以及在其上形成的栅极电极6构成的栅本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包含开关器件，该开关器件具备：衬底(1)，由半绝缘性材料或半导体构成；沟道形成层(2，3)，形成在上述衬底上，由以3族元素的氮化物为主成分的化合物半导体构成；栅极构造，在上述沟道形成层上隔着栅极绝缘膜(5)而形成有栅极电极(6)；以及源极电极(7)及漏极电极(8)，在上述沟道形成层上，夹着上述栅极构造而配置在上述栅极构造的两侧，在上述沟道形成层中，将形成上述开关器件的区域作为元件区域，将该元件区域的周围作为元件分离区域，该半导体装置具有：崩塌抑制层(9)，在上述元件区域中由形成在上述沟道形成层上的绝缘材料构成；以及漏电抑制层(10)，在上述元件分离区域中形成在上述沟道形成层上，由与上述崩塌抑制层不同的绝缘材料形成。

【技术特征摘要】
【国外来华专利技术】2013.12.06 JP 2013-2533651.一种半导体装置，其特征在于，
包含开关器件，该开关器件具备：
衬底(1)，由半绝缘性材料或半导体构成；
沟道形成层(2，3)，形成在上述衬底上，由以3族元素的氮化物为主成分的化合物半导
体构成；
栅极构造，在上述沟道形成层上隔着栅极绝缘膜(5)而形成有栅极电极(6)；以及
源极电极(7)及漏极电极(8)，在上述沟道形成层上，夹着上述栅极构造而配置在上述
栅极构造的两侧，
在上述沟道形成层中，将形成上述开关器件的区域作为元件区域，将该元件区域的周
围作为元件分离区域，
该半导体装置具有：
崩塌抑制层(9)，在上述元件区域中由形成在上述沟道形成层上的绝缘材料构成；以及
漏电抑制层(10)，在上述元件分离区域中形成在上述沟道形成层上，由与上述崩塌抑
制层不同的绝缘材料形成。
2.如权利要求1所述的半导体装置，其特征在于，
上述崩塌抑制层由包含氮或铝的绝缘材料构成，
上述漏电抑制层由至少含有1％的氧的绝缘材料构成。
3.如权利要求1或2所述的半导体装置，其特征在于，
通过在上述沟道形成层中的上述元件分离区域形成凹部(4)而形成台面构造，
上述漏电抑制层至少形成在上述凹部的底面上。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
在上述元件区域，形成依次层叠上述崩塌抑制层和上述漏电抑制层而得到的层叠构
造，
在上述元件分离区域，形成仅形成有上述漏电抑制层的构造。
5.如权利要求3所述的半导体装置，其特征在于，
上述崩塌抑制层构成为，在上述元件区域中具有在上述沟道形成层的表面上形成的表
面部(9a)和在构成上述台面构造的凹部的侧壁面形成的侧边部(9b)，
在上述元件区域，形成依次层叠上述崩塌抑制层和上述漏电抑制层而得到的层叠构
造，
在上述元件分离区域，形成仅形成有上述漏电抑制层的构造。
6.如权利要求3所述的半导体装置，其特征在于，
上述崩塌抑制层构成为，在上述元件区域中具有在上述沟道形成层的表面上形成的表
面部(9a)和在构成上述台面构造的凹部的侧壁面形成的侧边部(9b)，
在上述元件区域，形成仅形成有上述崩塌抑制层的构造，
在上述元件分离区域，形成仅形成有上述漏电抑制层的构造。
7.一种半导体装置的制造方法，是权利要求4所述的半导体装置的制造方法，其特征在
于，包括以下工序：
在上述衬底上形...

【专利技术属性】
技术研发人员：土屋义规，星真一，富田一义，伊藤健治，树神雅人，上杉勉，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP