半导体装置制造方法及图纸

本发明专利技术是一种半导体装置，其特征在于，其具有：硅系基板；第一缓冲层，该第一缓冲层设置于前述硅系基板上，由含有Al成份的第一层与Al含量比前述第一层少的第二层交互积层而成；第二缓冲层，该第二缓冲层设置于前述第一缓冲层上，由含有Al成份的第三层与Al含量比前述第三层少的第四层交互积层而成；及，第三缓冲层，该第三缓冲层设置于前述第二缓冲层上，由含有Al成份的第五层与Al含量比前述第五层少的第六层交互积层而成；并且，整体来说，前述第二缓冲层的Al含量，比前述第一缓冲层和前述第三缓冲层多。由此，提供一种半导体装置，其可减低施加在缓冲层上的应力，并抑制漏电流、改善有源层顶面的平坦性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是涉及一种半导体装置，特别是涉及一种具有氮化物半导体层的半导体装置。
技术介绍
氮化物半导体层一般形成于低价的硅基板上或蓝宝石基板上。然而，这些基板的晶格常数与氮化物半导体层的晶格常数差异大，且热膨胀系数也相异。因此，在基板上，于通过外延成长所形成的氮化物半导体层中，会产生高应变能。其结果，在氮化物半导体层中容易发生裂痕和结晶品质的低下等。为了解决上述问题，提出一种方法，该方法在硅基板与由氮化物半导体所构成的有源层之间，配置将氮化物半导体层积层而成的缓冲层(例如，参照专利文献1)。将专利文献1的具有缓冲层的半导体晶片1，显示于图4中。在图4中，缓冲层3设置于硅基板2与有源层4之间，缓冲层3具有:第一多层结构缓冲区域5、设置于第一多层结构缓冲区域5上且由氮化镓(GaN)所构成的第二单层结构缓冲区域8、及设置于第二单层结构缓冲区域8上的第二多层结构缓冲区域5’。进一步，第一多层结构缓冲区域5和第二多层结构缓冲区域5’具有多层结构，所述多层结构是由次多层结构缓冲区域6与第一单层结构缓冲区域7重复积层而成，所述第一单层结构缓冲区域7是由GaN所构成且比第二单层结构缓冲区域8更薄。又，次多层结构缓冲区域6具有由第一层与第二层重复积层而成的多层结构，所述第一层是由氮化铝(A1N)所构成，所述第二层是由GaN所构成。在专利文献1中，公开了一种通过以第1比例含有铝的氮化物半导体来形成第一层，并使第二层、第一单层结构缓冲区域7及第二单层结构缓冲区域8中的铝的比例(包括0)比第1比例小，以减低半导体晶片的翘曲。(专利文献)专利文献1:日本特开2008-205117号公报。
技术实现思路
如上所述，为了改善已形成于硅基板上或蓝宝石基板上的氮化物半导体层的特性，进行了缓冲层的设置及缓冲层结构的最佳化。然而，本申请专利技术人发现了以下问题点。S卩，在由一定厚度的AlN/GaN重复积层而成的多层缓冲层来构成缓冲层，并使多层缓冲层的GaN层的厚度增加的情况下，在缓冲层或有源层中，会有裂痕产生、或是由于与基板的热膨胀系数差异而导致无法调整翘曲这样的问题。相反地，在使构成缓冲层的GaN层的厚度薄的情况下，会有缓冲层内的漏电流增加这样的问题。又，在将缓冲层制成AlN/GaN的超晶格结构的情况下，若使缓冲层的总膜厚的厚度大，则同样会有翘曲的问题。又，在专利文献1所公开的缓冲结构中，因为具有由厚的GaN所构成的单层缓冲区域8，故在缓冲层3的顶面会产生凹凸，且凹凸会转印至有源层4的顶面，于是有源层4的顶面的平坦性会产生问题，而有半导体装置的电特性偏差和特性恶化等的问题。进一步，若利用插入由厚的GaN所构成的单层结构缓冲区域8而形成厚的缓冲层，则在膜层形成装置内会因缓冲层与基板的热膨胀系数差异而翘曲，由膜层形成装置内取出基板时，基板与基板上的膜层的应力调整会不充分，而有产生翘曲和裂痕等的情况。本专利技术是有鉴于上述问题点而完成的，其目的在于，提供一种半导体装置，其可减低施加在缓冲层上的应力，同时抑制漏电流、改善有源层顶面的平坦性。为了达成上述目的，本专利技术提供一种半导体装置，其特征在于，其具有:硅系基板；第一缓冲层，该第一缓冲层设置于前述硅系基板上，由含有铝(A1)成份的第一层与A1含量比前述第一层少的第二层交互积层而成；第二缓冲层，该第二缓冲层设置于前述第一缓冲层上，由含有A1成份的第三层与A1含量比前述第三层少的第四层交互积层而成；及，第三缓冲层，该第三缓冲层设置于前述第二缓冲层上，由含有A1成份的第五层与A1含量比前述第五层少的第六层交互积层而成；并且，整体来说，前述第二缓冲层的A1含量，比前述第一缓冲层和前述第三缓冲层多。如此，利用缓冲层中央部的膜层(第二缓冲层)的A1含量比缓冲层顶部的膜层(第三缓冲层)及缓冲层底部的膜层(第一缓冲层)多，在缓冲层中央部内会较大规模地发生晶格弛缓(失配位错)，而可减少施加在缓冲层上的应力。又，利用使缓冲层中央部的膜层(第二缓冲层)为包括含有A1成份的膜层(第三层)的多层结构而增加缓冲层整体的A1成份，可减低漏电流。又，利用使缓冲层中央部的膜层(第二缓冲层)为包括含有A1成份的膜层(第三层)的多层结构，可改善缓冲层顶面的平坦性，因而可改善有源层顶面的平坦性。此处，优选是进一步具有有源层，该有源层设置于前述第三缓冲层上；前述第一层是由含有A1成份的第一子层与A1含量比前述第一子层少的第二子层重复而形成；前述第五层是由含有A1成份的第三子层与A1含量比前述第三子层少的第四子层重复而形成；前述第二子层和前述第四子层具有未达临界膜厚的厚度；前述第二层的A1含量比前述第一子层少，且厚度比前述第二子层厚；前述第六层的A1含量比前述第四子层少，且厚度比前述第四子层厚；前述第四层，比前述第二子层和前述第四子层厚，比前述第二层和前述第六层薄，且具有前述临界膜厚以上的厚度；前述第四层的位错，比前述第二层和前述第六层多。如此，利用使缓冲层中央部的膜层所包括的第四层比缓冲层底部的膜层所包括的第二子层及缓冲层顶部的膜层所包括的第四子层厚，在缓冲层中央部的膜层所包括的第四层中，晶格弛缓(失配位错)会变得容易发生，由此，应力控制的范围会更广，而可将缓冲层整体更厚地形成。又，前述第二子层、前述第二层、前述第四层、前述第四子层及前述第六层，可设为由GaN所构成。作为构成缓冲层的第二子层、第二层、第四层、第四子层及第六层，可适宜地使用如上述的材料。又，前述第一子层、前述第三层及前述第三子层，可设为由A1N所构成。作为构成缓冲层的第一子层、第三层及第三子层，可适宜地使用如上述的材料。又，优选为:多数个前述第三层的A1含量，距离前述第三缓冲层越近则越少。如此，利用在缓冲层中央部的膜层中，相互邻接的第三层与第四层的A1成份比例差异为距离有源层越近则越小，可使在底侧的应力缓和效果大，在顶侧则是结晶性良好的效果比起应力缓和效果更大。又，优选为在构成前述第二缓冲层的多数个前述第三层中，就配置于前述第二缓冲层的中央部的前述第三层来说，与配置于前述第二缓冲层的顶面侧和底面侧的前述第三层相比，其A1含量较少。如此，利用在缓冲层中央部的膜层中，相互邻接的第三层与第四层的A1成份比例差异在中央部为小，可使在底侧及顶侧的应力缓和效果大，在中央部则是结晶性良好的效果比起应力缓和效果更大。如上，若依据本专利技术，可提供一种半导体装置，其能减低施加在缓冲层上的应力，并抑制漏电流、改善有源层顶面的平坦性。【附图说明】图1是显示本专利技术的半导体装置的实施方案的一个实例的概要剖面图。图2是显示图1的第一层的细节的概要剖面图。图3是显示图1的第五层的细节的概要剖面图。图4是具有公知缓冲层的半导体晶片的概要剖面图。【具体实施方式】以下，针对本专利技术，作为实施方案的一个实例，一边参照附图一边详细地说明，但本专利技术并非仅限于此实施方案。如上所述，公知的缓冲层，因为在缓冲层的中央部侧插入了由厚的氮化镓(GaN)所构成的单层缓冲区域，故在缓冲层的顶面会产生凹凸，且凹凸会转印至有源层的顶面，于是有源层的顶面的平坦性会产生问题，而有半导体装置的电特性偏差和特性恶化等的问题。进一步，若利用在缓冲层的中央部侧插入由厚的GaN所构成的单层结构缓冲区域而使缓冲层变厚，则在膜层形成装置内会因本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，其具有：硅系基板；第一缓冲层，该第一缓冲层设置于前述硅系基板上，由含有Al成份的第一层与Al含量比前述第一层少的第二层交互积层而成；第二缓冲层，该第二缓冲层设置于前述第一缓冲层上，由含有Al成份的第三层与Al含量比前述第三层少的第四层交互积层而成；及，第三缓冲层，该第三缓冲层设置于前述第二缓冲层上，由含有Al成份的第五层与Al含量比前述第五层少的第六层交互积层而成；并且，整体来说，前述第二缓冲层的Al含量，比前述第一缓冲层和前述第三缓冲层多。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：鹿内洋志，佐藤宪，后藤博一，篠宫胜，土屋庆太郎，萩本和德，
申请(专利权)人：三垦电气株式会社，信越半导体股份有限公司，
类型：发明
国别省市：日本;JP