本实用新型专利技术提供一种阵列基板、显示面板及显示装置。所述阵列基板，包括组成GND保护电路的第一导电图形和第二导电图形，所述第一导电图形包括多个间隔设置的第一导电线段，相邻第一导电线段之间通过第二导电图形相连接，所述第一导电线段与所述第二导电图形之间间隔有绝缘层，所述第一导电线段和所述第二导电图形通过贯穿所述绝缘层的过孔连接。同时，本实用新型专利技术提供一种显示面板，包括本实用新型专利技术任意一项实施例所提供的阵列基板。进一步，本实用新型专利技术还提供一种显示装置，包括本实用新型专利技术任意一项实施例所提供的阵列基板。
【技术实现步骤摘要】
本技术涉及电子领域，尤其涉及一种阵列基板、显示面板及显示装置。
技术介绍
ESD(Electro-Static Discharge，静电放电)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种。理论上讲，GND(接地点)位于IC(Integrated Circuit，集成电路)的位置，在GND处，ESD损伤Panel (显示面板)的概率最小。但是根据实际测试的结果，Panel不良的主要位置集中在GND附近，可以这样认为，虽然IC侧连接着GND，但ESD产生的电流过大，超过了 GND的保护能力。所以推断边缘等效电阻越大，ESD越容易通过GND保护电路导出，越不容易造成Panel不良。在电子产品上形成的静电，没有明确的释放途径，当静电达到一定程度时，会对电子产品造成损伤。现有技术中，在阵列基板上制造接地点，通过特定的电连接将基板上的静电进行释放；每一次静电释放，都会造成元器件损伤，但是没有造成不可恢复的破坏，故能继续工作。但是随着持续的ESD轰击，最终电子产品会产生永久性损伤。
技术实现思路
有鉴于此，本技术提供一种阵列基板、显示面板及显示装置，具有更好的静电防护效果。基于上述目的本技术提供的阵列基板，包括组成GND保护电路的第一导电图形和第二导电图形，所述第一导电图形包括多个间隔设置的第一导电线段，相邻第一导电线段之间通过第二导电图形相连接，所述第一导电线段与所述第二导电图形之间间隔有绝缘层，所述第一导电线段和所述第二导电图形通过贯穿所述绝缘层的过孔连接。可选的，所述第一导电线段为采用透明导电层形成。可选的，所述第二导电图形为采用源漏金属层或栅金属层形成。可选的，所述第二导电图形包括多个间隔设置的第二导电线段，所述第二导电线段对应相邻第一导电线段之间的间隙设置。可选的，所述第一导电线段的宽度与所述第二导电图形的宽度不同。可选的，所述第二导电图形的宽度为第一导电线段宽度的一半。可选的，所述第一导电线段的长度大于第一导电线段之间间隙的长度。可选的，所述绝缘层为钝化层。同时，本技术提供一种显示面板，包括本技术任意一项实施例所提供的阵列基板。进一步，本技术还提供一种显示装置，包括本技术任意一项实施例所提供的阵列基板。从上面所述可以看出，本技术提供的阵列基板、显示面板及显示装置，具有设置于阵列基板周边的特殊导电图形，该导电图形具有至少两层导电物质，这两层导电物质之间通过过孔形成电连接，由于两个膜层形成电连接的过孔处电阻较大，使得整个导电图形具有较大的电阻，从而能够具有更好的静电防护作用，达到了防止ESD损伤的技术效果，解决了产品信赖性中ESD测试NG的技术问题。本技术通过利用膜层间电阻差异，达到了在设置导电图形的基础上进一步增加接触电阻，加之过孔处电阻较大，进而解决了因导电图形的导线电阻过小，无法抵御ESD的技术问题。此外，本技术实施例提供的阵列基板，利用透明导电层以及源漏金属层、或透明导电层以及栅金属层作为导电图形的膜层物质，能够利用显示面板本身的膜层，无需新增膜层，同时能够在显示面板中的膜层形成的过程中同时形成导电图形的膜层，从而具有较为简单的制造工艺。本技术不用增加任何多余Mask，不用改变膜层厚度，不用增加工序，不会降低产能，达到了抗击ESD的效果本技术通过对ESD损伤机理的分析，确认了改善ESD的方法并提出了改善方案。【附图说明】图1为本技术实施例的阵列基板结构示意图；图2为本技术另一实施例的导电图形结构示意图；图3为本技术另一实施例的导电图形宽度设计示意图；图4A为现有技术的导电图形在阵列基板上设置方式示意图；图4B为现有技术的导电图形等效电路图；图5为本技术实施例的等效电路图。【具体实施方式】为使本技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。如图1所示，本技术首先提供一种阵列基板101，包括组成GND保护电路的第一导电图形102和第二导电图形103，所述第一导电图形102包括多个间隔设置的第一导电线段1021，相邻第一导电线段1021之间通过第二导电图形103相连接，所述第一导电线段1021与所述第二导电图形103之间间隔有绝缘层104，所述第一导电线段1021和所述第二导电图形103通过贯穿所述绝缘层104的过孔105连接。现有技术中常用的一种GND保护电路，结构如图4A所示，围绕阵列基板40设置导电图形401，通常采用连续的栅金属层和连续的源漏金属层形成导电图形的线路，线路的两端连接GND。在GND保护电路的各个位置电阻一致，图4B为现有技术的GND保护电路的等效电路，参照图4B:在位置401:电阻 R = (2R1+2R2) X (2R1+2R2)/2 (2R1+2R2) = R1+R2 = 2.8R1 ；同理可得:在位置402:电阻R = 2.7R1 ;位置407处的电阻与位置402处电阻相等；在位置403:电阻R = 1.875R1 ;位置403处的电阻与位置406处的电阻相等；在位置404:电阻R = 0.91R1 ;位置405处的电阻与位置404处的电阻相等。其中，GND保护电路围绕阵列基板设置，围绕形成具有开口的矩形，上述Rl为图4A导电图形矩形短边等效电阻/2 ;R2为图4A导电图形长边等效电阻，上述电阻计算公式参照阵列基板长宽比为1.8:1计算得到。仍然参照图4B，理论上讲，GND (IC位置)ESD损伤Panel的概率最小，但是根据实际测试的结果以及计算结果，Panel不良的主要位置集中在，GND、位置404、位置405，因而可以认为，虽然IC侧连接着GND，但ESD产生的电流过大，超过了 GND的保护能力。所以推断边缘等效电阻越大，ESD越容易通过GND保护电路导出，越不容易造成Panel不良，故新的想法是增大Panel GND保护电路电阻来保护Panel，增加Panel抗ESD能力。本技术提供的阵列基板，包括两层导电图形，导电图形之间设置绝缘层，并通过贯穿绝缘层的过孔产生电连接，在过孔处可产生较大的电阻，从而增加整个GND保护电路的电阻。具体的，第二导电图形与阵列基板的衬底基板接触设置或设置在与阵列基板的衬底基板较近的位置处；第一导电图形设置与绝缘层接触设置，位于与阵列基板的衬底基板较远的位置处。在本技术一些实施例中，所述第一导电线段为采用透明导电层形成。使用透明导电层作为第一导电线段，可利用显示面板中原有的透明导电层结构，并且在制作透明导电层时制作第一导电线段，从而无需另外设置新的层结构，提高电路电阻的同时，不会增加制造难度。具体的，所述透明导电层为IT0(Indium Tin Oxide，氧化铟锡)。在本技术一些实施例中，所述第二导电图形为采用源漏金属层或栅金属层形成。使用源漏金属层或栅金属层作为第二导电图形，可利用显示面板中原有的源漏金属层或栅金属层，无需增设新的层结构，在提高电阻的同时，不会增加制造难度。具体的，在较佳实施例中，所述第二导电图形采用源漏金属层制作。在本技术另一种较佳实施例中，所述第一导电图形采用ITO层制作形成，且所述第二导电图形采用源漏金属层制作，在ITO层和源漏金属层之间设置有PVX钝化本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括组成GND保护电路的第一导电图形和第二导电图形，所述第一导电图形包括多个间隔设置的第一导电线段，相邻第一导电线段之间通过第二导电图形相连接，所述第一导电线段与所述第二导电图形之间间隔有绝缘层，所述第一导电线段和所述第二导电图形通过贯穿所述绝缘层的过孔连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐敬义，杨波，任艳伟，刘宇，赵欣，赵艳艳，赵二鹏，王志强，张伟，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。