半导体器件制造技术

形成有源极电极(120)的常截止型场效应晶体管(102)的主面与芯片焊盘(105)的第一主面相接触，芯片焊盘(105)兼作半导体器件(100)的源极端子。由此，提供一种能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能的半导体器件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件，尤其是涉及将多个场效应晶体管共源共栅(cascode)连接的半导体器件。
技术介绍
现有技术中已知具有多个场效应晶体管的半导体器件。作为一个例子，在图9和图10中表示现有的半导体器件900。图9是半导体器件900的侧面图，图10是半导体器件900的俯视图。如图9和图10所示，半导体器件900包括共源共栅连接的常导通型MOSFET (metal-oxi de-semi conductor field-effect transistor:金属氧化物半导体场效应晶体管)302和常截止型M0SFET303。常导通型M0SFET302为横型器件，常截止型M0SFET303为纵型器件。如图9所示，常导通型M0SFET302以形成有源极端子305、漏极端子306和栅极端子307的面在上的方式，被芯片焊接(die bond)在衬底301上。另外，常截止型M0SFET303以形成有源极端子310和栅极端子311的面在上，以形成有漏极端子312的面在下的方式，被芯片焊接在衬底301上。常截止型M0SFET303的栅极端子311经由Al线320与外部取出端子(栅极输入端子)321焊接。另外，常导通型M0SFET302的栅极端子307经由Al线322与外部取出端子(GND端子)318焊接。如图10所示，常导通型M0SFET302的源极端子305经由Al线315与衬底301的端子313焊接。此外，在端子313电连接有常截止型M0SFET303的漏极端子312。另外，常导通型M0SFET302的漏极端子306经由Al线316与衬底301上的外部取出端子(输出端子)焊接319。常截止型M0SFET303的源极端子310经由Al线317与外部取出端子(GND端子)318焊接。在半导体器件900中，由于Al线315、316、317、320、322的原因，在共源共栅连接电路中产生比较高的寄生电感，因此，结果是存在电路整体的阻抗变高的问题。另外，在半导体器件900中，由于常导通型M0SFET302和常截止型M0SFET303在衬底301上并列地配置，所以衬底301的面积不得不变大。因此，存在半导体器件900难以组装到设备中，或者能够搭载到设备中的数量较少的问题。另一方面，在专利文献I中公开了具有第一半导体芯片和第二半导体芯片的半导体器件。在上述半导体器件中，第一半导体芯片和第二半导体芯片层叠在衬底上，并且经由导电性凸起(bump)与衬底的电极倒装式(flip-chip)接合，由此降低电路的电感。在专利文献I中记载的半导体器件的电路工作中，第一半导体芯片和第二半导体芯片与衬底和外部连接端子的连接部位的电感是重要的。但是，在上述电路中，第一半导体芯片和第二半导体芯片经由导电性凸起与衬底和外部连接端子连接。因为该导电性凸起的电感较大，所以上述半导体器件存在着不能够充分地降低在电路工作中重要的电感的问题。现有技术文献专利文献专利文献1:特开2011-54652号公报(2011年3月17日公开)
技术实现思路
专利技术要解决的技术问题本专利技术鉴于上述的问题点而完成，其目的在于提供一种能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能的半导体器件。用于解决问题的技术手段为了解决上述问题，本专利技术的一个方式的半导体器件由多个场效应晶体管共源共栅连接而成，包括:常截止型场效应晶体管，其为上述多个场效应晶体管中的一个，具有形成有栅极电极和漏极电极的第一主面和形成有源极电极的第二主面；和芯片焊盘，其具有与上述常截止型场效应晶体管的第二主面接触的第一主面，且兼作该半导体器件的源极端子。专利技术效果根据本专利技术的一个方式，能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能。【附图说明】图1是表示本专利技术的一个方式的半导体器件的结构的俯视图。图2是图1所示的半导体器件的侧面图。图3是图1所示的半导体器件的电路图。图4是表示本专利技术的其它实施方式的半导体器件的结构的俯视图。图5是表示本专利技术的其它实施方式的半导体器件的结构的俯视图。图6是图5所示的半导体器件的侧面图。图7是表示本专利技术的其它实施方式的半导体器件的结构的俯视图。图8是具有图1所示的半导体器件的电子设备的截面图。图9是表示现有的半导体器件的结构的侧面图。图10是图9所示的现有的半导体器件的俯视图。【具体实施方式】以下，利用图1?图3对本专利技术的一个实施方式进行详细的说明。(半导体器件100的结构)首先，利用图1和图2说明本实施方式的半导体器件100的结构。图1和图2是半导体器件100的俯视图和侧面图。此外，在图2中，省略了导电部件133、导电部件134和第二端子104的图示。如图1所示，半导体器件100包括常导通型场效应晶体管101 (以下，简称为晶体管101)、常截止型场效应晶体管102 (以下，简称为晶体管102)、第一端子103 (漏极端子DT)、第二端子104(栅极端子GT)、芯片焊盘(die pad) 105和密封部件106。晶体管101具有比晶体管102高的耐压。晶体管101例如可以是GaN-MOSFET。晶体管102例如可以是S1-MOSFET0芯片焊盘105可以由具有导电性的材料形成，其它的条件没有限定。另外，密封部件106例如由树脂形成。如图2所示，在半导体器件100中，晶体管101和晶体管102被共源共栅连接。晶体管101和晶体管102配置在芯片焊盘105上，而且由密封部件106密封。芯片焊盘105的下表面的一部分兼用作半导体器件100的源极端子ST。以下，将晶体管101的上表面、下表面分别称为第一主面S1、第二主面S4。将晶体管102的上表面、下表面分别称为第一主面S2、第二主面S5。将芯片焊盘105的上表面、下表面分别称为第一主面S3、第二主面S6。如图1所示，在晶体管101的第一主面SI上配置有源极电极110、栅极电极111和漏极电极112。在晶体管102的第一主面S2上配置有栅极电极121和漏极电极122。另外，在晶体管102的第二主面S5上配置有源极电极120。此外，在图1中，为了说明的方便，以在晶体管102的背面(第二主面S5)的一部分形成源极电极120的方式进行了图示，但晶体管102的背面整体成为源极电极120也不违反本专利技术的主旨。配置在晶体管101的第一主面SI上的源极电极110与配置在晶体管102的第一主面S2上的漏极电极122由导电体131电连接。配置在晶体管101的第一主面上的漏极电极112与第一端子103由导电体132电连接。配置在晶体管102的第一主面S2上的栅极电极121与第二端子104由导电部件133电连接。配置在晶体管101的第一主面SI上的栅极电极111与芯片焊盘105的第一主面S3由导电部件134电连接。另外，晶体管102的第二主面S5上的当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体器件，其由多个场效应晶体管共源共栅连接而成，其特征在于，包括：常截止型场效应晶体管，其为所述多个场效应晶体管中的一个，具有形成有栅极电极和漏极电极的第一主面和形成有源极电极的第二主面；和芯片焊盘，其具有与所述常截止型场效应晶体管的第二主面接触的第一主面，且兼作该半导体器件的源极端子。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：佐藤知稔，荻野荣治，池谷直泰，森下敏，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本;JP