一种用于DRAM中的高速离线驱动器制造技术

本发明专利技术涉及一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2。采用本发明专利技术的结构，可以保证在DRAM中，数据信号bdata_pfet和数据信号bdata_nfet完全匹配，离线驱动器OCD的输出data_out的占空比为50％，以及输出数据data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致。

【技术实现步骤摘要】
一种用于DRAM中的高速离线驱动器
本专利技术涉及一种用于DRAM中的高速离线驱动器。
技术介绍
如图1所示，DRAM中每个OCD里面包括8个驱动模块。其中控制信号sel<8:1>分别控制8个驱动模块的使能输出。当sel<x>(其中x为1到8的整数)为高电平时，驱动模块x开启，输入数据data_in通过驱动模块传到data_out；当sel<x>为低电平时，驱动模块x关闭，输出为高阻态。所以通过设置sel<8:1>可以控制OCD的输出阻抗。其中data_in/data_out是高速数据信号，sel<8:1>是静态控制信号。如图2所示，每个驱动模块的示意图，具体工作过程如下：当控制信号sel为低电平时，与非门(NAND)的输出信号(bdata_pfet)为高电平，所以p型MOS管(Pout)处于关闭状态。同时低电平信号sel通过反相器(INV)后变成高电平信号(sel_n)；高电平信号(sel_n)通过或非门(NOR)后，变成低电平信号bdata_本文档来自技高网...

【技术保护点】
一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，其特征在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配。

【技术特征摘要】
1.一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，其特征在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配；所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端连接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MO...

【专利技术属性】
技术研发人员：刘海飞，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：陕西;61