单端口存储器件中的读和写冲突避免方法及其半导体芯片技术

描述了单端口存储器件中的读和写冲突避免方法及其半导体芯片。将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象。将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象。当第一写操作和第二写操作同时发生时，将第一偶数子数据对象存储到第一单端口存储器件并将第二奇数子数据对象存储到第二单端口存储器件。当第一写操作和第二写操作同时发生时，将第二偶数子数据对象存储到第一单端口存储器件并将第一奇数子数据对象存储到第二单端口存储器件。

【技术实现步骤摘要】
单端口存储器件中的读和写冲突避免方法及其半导体芯片
本专利技术一般涉及单端口存储器件，并且更特别地涉及单端口存储器件中的读和写冲突避免系统。
技术介绍
单端口存储器件一次只可以允许一个写或读操作。单端口存储器件的示例可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等等。SRAM是一种易失性存储器，其中存储的任何数据在提供给SRAM的电源关闭时被擦除。SRAM单元经常由六个晶体管组成。四个晶体管构成交叉耦合锁存器，其存储逻辑一或逻辑零。另外两个晶体管用于在读和写操作期间存取SRAM单元。对SRAM的存取速度与某些其它存储器相比而言很快，并且因此经常被用作高速缓冲存储器和缓冲器。诸如SRAM之类的单端口存储器件经常被用作两个异步电路之间的缓冲器。
技术实现思路
在实施例中，描述了一种在单端口存储器件中避免来自两个或更多独立写操作的写冲突的方法。将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象。将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象。当第一写操作和第二写操作基本上同时发生时，在单个写入中将第一偶数子数据对象存储本文档来自技高网...

【技术保护点】
一种在单端口存储器件中避免来自两个或更多独立写操作的写冲突的方法，包括：将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象；将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象；当所述第一写操作和所述第二写操作基本上同时发生时，在单个写入中将所述第一偶数子数据对象存储到第一单端口存储器件并将所述第二奇数子数据对象存储到第二单端口存储器件；以及当所述第一写操作和所述第二写操作基本上同时发生时，在单个写入中将所述第二偶数子数据对象存储到所述第一单端口存储器件并将所述第一奇数子数据对象存储到所述第二单端口存储器件。

【技术特征摘要】
2013.11.26 US 14/0903471.一种在单端口存储器件中避免来自两个或更多独立写操作的写冲突的方法，包括：将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象；将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象；当所述第一写操作和所述第二写操作同时发生时，在单个写入中将所述第一偶数子数据对象存储到第一单端口存储器件并将所述第二奇数子数据对象存储到第二单端口存储器件；以及当所述第一写操作和所述第二写操作同时发生时，在单个写入中将所述第二偶数子数据对象存储到所述第一单端口存储器件并将所述第一奇数子数据对象存储到所述第二单端口存储器件。2.如权利要求1所述的方法，还包括：引入写延迟，使得存储所述第一偶数子数据对象和所述第二偶数子数据对象不在相同的时刻发生、并且存储所述第一奇数子数据对象和所述第二奇数子数据对象不在相同的时刻发生。3.如权利要求1所述的方法，还包括：从第一数据发送器接收所述第一数据对象和从第二数据发送器接收所述第二数据对象。4.如权利要求3所述的方法，其中所述第一数据发送器和所述第二数据发送器是高速缓冲存储器。5.如权利要求1所述的方法，还包括：从第一读请求器接收针对所述第一数据对象的读请求；从所述第一单端口存储器件读取所述第一偶数子数据对象；在与读取所述第一偶数子数据对象相同的时刻从第二单端口存储器件读取所述第一奇数子数据对象；以及将所述第一偶数子数据对象添加到所述第一奇数子数据对象上以获得发送给所述读请求器的所述第一数据对象。6.如权利要求1所述的方法，还包括：从第一读请求器接收针对所述第一数据对象的第一读请求；在与接收所述第一读请求相同的时刻从第二读请求器接收针对所述第二数据对象的第二读请求；从所述第一单端口存储器件读取所述第一偶数子数据对象；在与读取所述第一偶数子数据对象相同的时刻从所述第二单端口存储器件读取所述第二奇数子数据对象；从所述第二单端口存储器件读取所述第一奇数子数据对象；在与读取所述第一奇数子数据对象相同的时刻从所述第一单端口存储器件读取所述第二偶数子数据对象；组合所述第一偶数子数据对象和所述第一奇数子数据对象，以形成所述第一数据对象；组合所述第二偶数子数据对象和所述第一奇数子数据对象，以形成所述第二数据对象；以及向所述第一读请求器发送所述第一数据对象，并且在相同的时刻向所述第二读请求器发送所述第二数据对象。7.如权利要求1所述的方法，其中在与所述第二奇数子数据对象被写入所述第二单端口存储器件的时刻相同的时刻，将所述第一偶数子数据对象写入所述第一单端口存储器件。8.如权利要求1所述的方法，其中所述单端口存储器件是单端口静态随机存取存储器(SRAM)。9.一种半导体芯片，包括：模块，包括：第一单端口存储器件，其配置成存储第一偶数子数据对象和第二偶数子数据对象，第二单端口存储器件，其配置成存储第一奇数子数据对象和第二奇数子数据对象，以及串行器，其配置成：将来自第一写操作的第一数据对象划分成第一偶数子数据对象和第一奇数子数据对象；将来自第二写操作的第二数据对象划分成第二偶数子数据对象和第二奇数子数据对象；当所述第一写操作和所述第二写操作同时发生时，在单个写入中将所述第一偶数子数据对象存储到所述第一单端口存储器件并将所述第二奇数子数据对象存储到所述第二单端口存储器件；以及当所述第一写操作和所述第二写操作同时发生时，在单个写入中将所述第二偶数子数据对象存储到所述第一单端口存储器件并将所述第一奇数子数据对象存储到所述第二单端口存储器件。10.如权利要求9所述的半导体芯片，其中所述模块还配置成：引入写延迟，使得存储所述第一偶数子数据对象和所述第二偶数子数据对象不在相同的时刻发生、并且存储所述第一奇数子数据对象和所述第二奇数子...

【专利技术属性】
技术研发人员：N·哈格斯皮尔，S·荣汉斯，M·克莱纳，J·沃尔特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US