具有命令/地址管脚的与非闪存以及包括其的闪存系统技术方案
【技术实现步骤摘要】
具有命令/地址管脚的与非闪存以及包括其的闪存系统本案是申请日为2007年12月29日、申请号为200710144164.1、专利技术名称为“具有命令/地址管脚的与非闪存以及包括其的闪存系统”的专利技术专利申请的分案申请。
本申请涉及一种存储设备，尤其涉及一种具有命令/地址(C/A)管脚的与非(NAND)闪存及包括其的闪存系统。
技术介绍
半导体存储设备是用于存储数据的存储设备。半导体存储设备可以被分类为随机存取存储器(RAM)，以及只读存储器(ROM)。RAM是需要电源来维持所存储数据的易失性存储设备。ROM是即使没有供电也能维持所存储的数据的非易失性存储设备。RAM的实例包括动态RAM(DRAM)和静态RAM(SRAM)。ROM的实例包括可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、以及闪存。闪存的实例包括NOR闪存和NAND闪存。NAND闪存被广泛用于移动通信终端、便携媒体播放器、数码相机、和移动存储媒介。图1示出传统NAND闪存100，而图2是提供NAND闪存100的管脚描述的表。参看图1，NAND闪存10...
【技术保护点】
一种NAND闪存设备，包括：存储单元阵列，其具有多个存储块；页面缓冲器，其被配置为暂时存储将要写入该存储单元阵列的写数据，或者暂时存储来自该存储单元阵列的读数据；数据输入/输出I/O电路，其被配置为响应于时钟信号从外部设备向该页面缓冲器传送该写数据，或者响应于该时钟信号输出该读数据；以及状态寄存器，其被配置为响应于该时钟信号向该外部设备输出该NAND闪存设备的状态数据，其中，该NAND闪存设备的状态数据指示是否执行擦除、写、或读操作，其中，根据双数据率DDR传输方法输入和输出该写数据和该读数据两者，而且其中，与根据DDR传输方法输入和输出其写数据和读数据的擦除、写、或读操作...
【技术特征摘要】
2006.12.29 KR 137629/061.一种NAND闪存设备，包括：存储单元阵列，其具有多个存储块；页面缓冲器，其被配置为暂时存储将要写入该存储单元阵列的写数据，或者暂时存储来自该存储单元阵列的读数据；数据输入/输出I/O电路，其被配置为响应于时钟信号从外部设备向该页面缓冲器传送该写数据，或者响应于该时钟信号输出该读数据；以及状态寄存器，其被配置为响应于该时钟信号向该外部设备输出该NAND闪存设备的状态数据，其中，该NAND闪存设备的状态数据指示是否执行擦除、写、或读操作，其中，根据双数据率DDR传输方法输入和输出该写数据和该读数据两者，其中，与根据DDR传输方法输入和输出其写数据和读数据的擦除、写、或读操作联合，根据不是DDR传输方法的传输方法输出该状态数据,而且其中，该状态寄存器响应于来自该外部设备的状态读命令输出该状态数据。2.如权利要求1所述的NAND闪存设备，其中，该数据输入/输出I/O电路通过多条数据线从/向该外部设备输入/输出数据。3.如权利要求2所述的NAND闪存设备，其中，该数据输入/输出I/O电路响应于该时钟信号产生并输出数据选通信号。4.如权利要求3所述的NAND闪存设备，其中，通过数据选通信号线发送该数据选通信号，其指示该多条数据线中的数据是否有效。5.如权利要求3所述的NAND闪存设备，其中，在输出该读数据的同时输出该状态数据。6.如权利要求1所述的NAND闪存设备，进一步包括控制逻辑，其被配置为在写操作、读操作、或擦除操作中从该外部设备输入命令和地址并响应于该命令和该地址控制该页面缓冲器、该数据输入/输出I/O电路和该状态寄存器。7.如权利要求6所述的NAND闪存设备，进一步包括命令地址缓冲器，其被配置为存储该命令和该地址。8.如权利要求7所述的NAND闪存设备，其中，用于传送数据的数据管脚与用于传送该命令和该地址的至少一个管脚相分离。9.一种存储系统，包括：多个NAND闪存设备；以及存储器控制器，其分别通过多个通道连接到该多个NAND闪存设备，该存储器控制器被配置为控制该多个NAND闪存设备，其中该多个NAND闪存设备的每一个包括：存储单元阵列，其具有多个存储块；页面缓冲器，其被配置为暂时存储将要写入该存储单元阵列的写数据，或者暂时存储来自该存储单...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。