一次编程存储器及其相关存储单元结构制造技术

本发明专利技术公开了一次编程存储器及其相关存储单元结构，所述编程存储器包括一第一存储单元与一第二存储单元。其中，第一存储单元中包括一第一储存晶体管，第二存储单元中包括一第二储存晶体管。第一储存晶体管中的栅极结构与第二储存晶体管中的栅极结构之间的距离很短，并且其间隙壁彼此重叠。如此，可以制造出高容量的一次编程存储器。

【技术实现步骤摘要】

本专利技术涉及一种存储器，且特别涉及一次编程存储器及其相关存储单元结构。
技术介绍
众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非易失性存储器制造完成并出厂后，使用者即可以编程(program)非易失性存储器，进而将数据记录在非易失性存储器中。而根据编程的次数，非易失性存储器可进一步区分为多次编程存储器(multi-time programming memory，简称MTP存储器)，或者一次编程存储器(one time programming memory，简称OTP存储器)。基本上，使用者可以对MTP存储器进行多次的储存数据修改。相反地，使用者仅可以编程一次OTP存储器。一旦OTP存储器编程完成之后，其储存数据将无法修改。请参照图1A与图1B，其所绘示为OTP存储器的存储单元及其等效电路示意图。图1A与图1B中包括二个存储单元110、120，每个存储单元110、120中具有二个晶体管，可称为2T存储单元。如图图1A所示，利用浅沟渠隔离结构(STI)130将P型基板(P-sub)100区分为二个部分以定义出二个存储单元110、120的区域。于第一存储单元110中，二个N掺杂区域111、112之间的P型基板100表面上具有第一栅极结构113，其包括一栅极氧化层(gate oxide)、多晶硅栅极(poly gate)以及间隙壁(spacer)。再者，N掺杂区域112与浅沟渠隔离结构(STI)130之间的P型基板100表面上具有第二栅极结构114。再者，N掺杂区域111连接至位元线BL0、第一栅极结构113连接至字元线WL0、第二栅极结构114连接至控制线CL0。同理，于第二存储单元120中，二个N掺杂区域121、122之间的P型基板100表面上具有第一栅极结构123。再者，N掺杂区域122与浅沟渠隔离结构(STI)130之间的P型基板100表面上具有第二栅极结构124。再者，N掺杂区域121连接至位元线BL1、第一栅极结构123连接至字元线WL1、第二栅极结构124连接至控制线CL1。如图1B所示，第一存储单元110中包括一开关晶体管T01以及一储存晶体管T00，开关晶体管T01栅极连接至字元线WL0，其第一汲/源端(drain/source terminal)连接至位元线BL0；储存晶体管T00栅极连接至控制线CL0，其第一汲/源端连接至开关晶体管T01的第二汲/源端，其第二汲/源端为浮接(floating)。同理，第二存储单元120中包括一开关晶体管T11以及一储存晶体管T10，开关晶体管T11栅极连接至字元线WL1，其第一汲/源端连接至位元线BL1；储存晶体管T10栅极连接至控制线CL1，其第一汲/源端连接至开关晶体管T11的第二汲/源端，其第二汲/源端为浮接。举例来说，于编程第一存储单元110时，提供0V至位元线BL0、3.3V至字元线WL0、6.5V至控制线CL0。则开关晶体管T01导通(turn on)，并造成储存晶体管T00的栅极氧化层被破坏，使得储存晶体管T00的栅极与第一汲/源端之间呈现短路的低电阻的特性。因此，第一存储单元110可视为一第一储存状态。另外，于编程第二存储单元120时，提供0V至位元线BL1、3.3V至字元线WL1、0V至控制线CL1。则开关晶体管T11导通(turn on)，而储存晶体管T10的栅极氧化层不会被破坏，使得储存晶体管T10的栅极与第一汲/源端之间呈现开路的高电阻的特性。因此，第二存储单元120可视为一第二储存状态。请参照图1C，其所绘示为公知OTP存储器编程后的存储单元等效电路示意图。经由上述的方式编程后，第一存储单元110中的储存晶体管T00可等效为一电阻，其具有低电阻的特性，可视为第一储存状态。而第二存储单元120中的储存晶体管T10可等效为一电容，其具有高电阻的特性，可视为第二储存状态。请参照图2A与图2B，其所绘示为另一OTP存储器的存储单元及其等效电路示意图。图2A与图2B中包括二个存储单元210、220，每个存储单元210、220中具有一个晶体管，可称为1T存储单元。如图2A所示，利用浅沟渠隔离结构(STI)230将P型基板(P-sub)200区分为二个部分以定义出二个存储单元210、220的区域。于第一存储单元210中，N掺杂区域212与浅沟渠隔离结构230之间的P型基板200表面上形成第一栅极结构214。再者，N掺杂区域212连接至位元线BL0、第一栅极结构214连接至字元线WL0。同理，于第二存储单元220中，N掺杂区域222与浅沟渠隔离结构230之间的P型基板200表面上形成第二栅极结构224。再者，N掺杂区域222连接至位元线BL1、第二栅极结构224连接至字元线WL1。由图2A可知，第一栅极结构214与第二栅极结构224皆包括一栅极氧化层、多晶硅栅极以及间隙壁。其中，栅极氧化层被区分为二个部分，靠近N掺杂区域222的第一部分栅极氧化层的厚度较厚，靠近浅沟渠隔离结构230的第二部分栅极氧化层的厚度较薄。如图2B所示，第一存储单元210中的晶体管可等效为一子开关晶体管T01与一子储存晶体管T00，子开关晶体管T01的栅极连接至字元线WL0，其第一汲/源端连接至位元线BL0；子储存晶体管T00栅极连接至字元线WL0，其第一汲/源端连接至子开关晶体管T01的第二汲/源端，其第二汲/源端为浮接。同理，第二存储单元220中的晶体管可效为一子开关晶体管T11与一子储存晶体管T10，子开关晶体管T11的栅极连接至字元线WL1，其第一汲/源端连接至位元线BL1；子储存晶体管T10栅极连接至字元线WL1，其第一汲/源端连接至子开关晶体管T11的第二汲/源端，其第二汲/源端为浮接。举例来说，于编程第一存储单元210时，提供0V至位元线BL0、5V至字元线WL0。则子开关晶体管T01导通(turn on)，并造成子储存晶体管T00中较薄的栅极氧化层被破坏，使得储存晶体管T00的栅极与第一汲/源端之间呈现短路的低电阻的特性。因此，第一存储单元210可视为一第一储存状态。另外，于编程第二存储单元220时，提供0V至位元线BL1、3.3V至字元线WL1。则开关晶体管T11导通(turn on)，而储存晶体管T10中较薄的栅极氧化层亦不会被破坏，使得储存晶体管T10的栅极与第一汲/源端之间呈现开路的高电阻本文档来自技高网...

【技术保护点】
一种一次编程存储器，包括：一第一型区域，该第一型区域的一表面有一第一第二型掺杂区域、一第二第二型掺杂区域、一第三第二型掺杂区域与一第四第二型掺杂区域；一第一栅极结构，形成于该第一第二型掺杂区域与该第二第二型掺杂区域之间的该表面上方；一第二栅极结构；一第三栅极结构，形成于该第三第二型掺杂区域与该第四第二型掺杂区域之间的该表面上方；一第四栅极结构；其中该第二栅极结构与该第四栅极结构形成于该第二第二型掺杂区域与该第四第二型掺杂区域之间的该表面上方；其中，该第一型区域、该第一第二型掺杂区域、该第二第二型掺杂区域与该第一栅极结构形成一第一存储单元中的一第一开关晶体管；该第一型区域、该第二第二型掺杂区域与该第二栅极结构形成该第一存储单元中的一第一储存晶体管；该第一型区域、该第三第二型掺杂区域、该第四第二型掺杂区域与该第三栅极结构形成一第二存储单元中的一第二开关晶体管；该第一型区域、该第四第二型掺杂区域与该第四栅极结构形成该第二存储单元中的一第二储存晶体管；以及其中，该第二第二型掺杂区域与该第四第二型掺杂区域之间的该表面下方为一第一型半导体。

【技术特征摘要】
2014.01.15 TW 1031013931.一种一次编程存储器，包括：
一第一型区域，该第一型区域的一表面有一第一第二型掺杂区域、一第
二第二型掺杂区域、一第三第二型掺杂区域与一第四第二型掺杂区域；
一第一栅极结构，形成于该第一第二型掺杂区域与该第二第二型掺杂区
域之间的该表面上方；
一第二栅极结构；
一第三栅极结构，形成于该第三第二型掺杂区域与该第四第二型掺杂区
域之间的该表面上方；
一第四栅极结构；其中该第二栅极结构与该第四栅极结构形成于该第二
第二型掺杂区域与该第四第二型掺杂区域之间的该表面上方；
其中，该第一型区域、该第一第二型掺杂区域、该第二第二型掺杂区域
与该第一栅极结构形成一第一存储单元中的一第一开关晶体管；该第一型区
域、该第二第二型掺杂区域与该第二栅极结构形成该第一存储单元中的一第
一储存晶体管；该第一型区域、该第三第二型掺杂区域、该第四第二型掺杂
区域与该第三栅极结构形成一第二存储单元中的一第二开关晶体管；该第一
型区域、该第四第二型掺杂区域与该第四栅极结构形成该第二存储单元中的
一第二储存晶体管；以及
其中，该第二第二型掺杂区域与该第四第二型掺杂区域之间的该表面下
方为一第一型半导体。
2.如权利要求1所述的一次编程存储器，其中该第二栅极结构与该第四
栅极结构之间的该表面下方为一第一型重掺杂区域。
3.如权利要求1所述的一次编程存储器，其中该第一型区域为一第一型
基板或者一第一型井区域。
4.如权利要求1所述的一次编程存储器，其中该第一栅极结构，包括一
第一栅极氧化层覆盖于该表面上、一第一栅极覆盖于该第一栅极氧化层上、
与一第一间隙壁包围该第一栅极氧化层与该第一栅极；该第二栅极结构，包
括一第二栅极氧化层覆盖于该表面上、一第二栅极覆盖于该第二栅极氧化层
上、与一第二间隙壁包围该第二栅极氧化层与该第二栅极；该第三栅极结构，

\t包括一第三栅极氧化层覆盖于该表面上、一第三栅极覆盖于该第三栅极氧化
层上、与一第三间隙壁包围该第三栅极氧化层与该第三栅极；以及该第四栅
极结构，包括一第四栅极氧化层覆盖于该表面上、一第四栅极覆盖于该第四
栅极氧化层上、与一第四间隙壁包围该第四栅极氧化层与该第四栅极。
5.如权利要求4所述的一次编程存储器，其中该第二间隙壁与该第四间
隙壁彼此重叠。
6.如权利要求5所述的一次编程存储器，其中重叠的该第二间隙壁与该
第四间的宽度小于三倍该第...

【专利技术属性】
技术研发人员：林崇荣，
申请(专利权)人：林崇荣，
类型：发明
国别省市：中国台湾;71