具电阻性元件的非易失性存储器与存储单元结构及其制法制造技术

一种非易失性存储器的存储单元结构，包括：第一金属层；第一介电层，形成于该第一金属层上方，其中，该第一介电层中具有第一穿透洞，以暴露出该第一金属层；第二介电层，形成于该第一穿透洞的内侧表面；第一障壁层，覆盖于该第二介电层上；第一过渡层，接触于该第一金属层；第二金属层，形成于该第一穿透洞内并接触于该第一过渡层一第三介电层，形成于该第二金属层与该第一介电层上方，其中，该第三介电层中具有第二穿透洞，以暴露出该第二金属层；第四介电层，形成于该第二穿透洞的内侧表面；第二障壁层，覆盖于该第四介电层上；一第二过渡层，接触于该第二金属层；以及第三金属层，形成于该第二穿透洞内并接触于该第二过渡层。

【技术实现步骤摘要】

本专利技术是有关于一种存储器与及其制作方法，且特别是有关于一种具电阻性元件的非易失性存储器与存储单元结构及其制作方法。
技术介绍
众所周知，非易失性存储器(non-volatile memory)能够在电源关闭时持续保存其内部的储存资料。而现今使用最普遍的非易失性存储器即为快闪存储器(flashmemory)。快闪存储器利用浮动栅晶体管(floating gate transistor)作为储存单元。而根据储存于浮动栅极上的电荷量即可决定其储存状态。最近，一种全新架构的非易失性存储器已经被提出。该非易失性存储器称为电阻性随机存取存储器(Resistive Random Access Memory, RRAM),且其储存元件为一电阻性兀件(resistive element)。请参照图1，其所示出为公知具电阻性元件的非易失性存储器示意图，其公开于美国专利号US8，107，274。该非易失性存储器300具有(1T+1R)的记忆胞，IT代表一个晶体管(transistor), IR代表一个电阻(resistor)。亦即，该非易失性存储器300包括一晶体管310与一电阻性元件320，且电阻性元件320连接至晶体管310。其中，电阻性元件320为可变的以及可回复的电阻性兀件(variable and reversible resistive element)。晶体管310 包括:基板 318、栅介电层(gate dielectric layer) 313、一栅极 312、第一源/漏极314、第二源/漏极316、间隔件(spacer) 319。电阻性元件320包括:过渡金属氧化层(transit1n metal oxide layer) 110、介电层150、一导电的插塞模块(conductive plug module)130。其中，介电层150形成于第一源/漏极314上，且导电的插塞模块130位于过渡金属氧化层110上。再者,导电的插塞模块130包括一金属插塞132与一障壁层(barrier layer) 134。金属插塞132垂直地配置于过渡金属氧化层110上且可以导电至过渡金属氧化层110，并且障壁层134包覆着金属插塞132。其中，过渡金属氧化层110由介电层150与障壁层134反应后所形成，且过渡金属氧化层110可以改变其电阻值。由于晶体管310会占据基板318的布局面积，使得该(1T+1R)结构的非易失性存储器300的存储单元密度较低。因此，提出一种高存储单元密度的非易失性存储器即为本专利技术所欲达成的目的。
技术实现思路
本专利技术提供一种非易失性存储器的存储单元结构，包括:一第一金属层；一第一介电层，形成于该第一金属层上方，其中，该第一介电层中具有一第一穿透洞，以暴露出该第一金属层；一第二介电层，形成于该第一穿透洞的内侧表面；一第一障壁层，覆盖于该第二介电层上；一第一过渡层，由该第二介电层与该第一障壁层反应而成，且该第一过渡层接触于该第一金属层；一第二金属层，形成于该第一穿透洞内并接触于该第一过渡层；一第三介电层，形成于该第二金属层与该第一介电层上方，其中，该第三介电层中具有一第二穿透洞，以暴露出该第二金属层；一第四介电层，形成于该第二穿透洞的内侧表面；一第二障壁层，覆盖于该第四介电层上；一第二过渡层，由该第四介电层与该第二障壁层反应而成，且该第二过渡层接触于该第二金属层；以及一第三金属层，形成于该第二穿透洞内并接触于该第二过渡层。在本专利技术的存储单元结构的一个实施方式中，该第一过渡层与该第二过渡层其中之一为一电阻性兀件，而另一为一二极管。在本专利技术的存储单元结构的另一个实施方式中，于一设定状态，该电阻性元件具备低电阻值；且于一解除设定状态，该电阻性元件具备高电阻值。在本专利技术的存储单元结构的另一个实施方式中，该第一障壁层与该第二障壁层的材料为 Hf、HfOx、HfOxNy, Mg、MgOx、MgOxNy, N1x、N1xNy' TaOxNy' Ta、TaOx、TaNx、W、WOx、WNx、WOxNy, T1xNy' T1、T1x 或者 TiNx0在本专利技术的存储单元结构的另一个实施方式中，该第一过渡层以及该第二过渡层的材料为 HfOx、HfOxNy、MgOx、MgOxNy、N1x、N1xNy、TaOxNy、TaOx、TaNx、W，WOx, WNx, WOxNy, T1xNy'T1x、或者 TiNx0在本专利技术的存储单元结构的另一个实施方式中，该第一金属层中还包括第一方向的一第一金属导线，接触于该第一过渡层；该第三金属层中还包括第二方向的一第二金属导线，形成于该第二穿透洞并接触于该第二过渡层。在本专利技术的存储单元结构的另一个实施方式中，该第一方向与该第二方向相互垂直。在本专利技术的存储单元结构的另一个实施方式中，该第一金属层、该第二金属层、与该第三金属层的材料为铜、铝、或者钨。在本专利技术的存储单元结构的另一个实施方式中，该第二介电层与该第四介电层的材料为S12。本专利技术提供一种非易失性存储器中存储单元结构的制作方法，包括下列步骤:于一第一金属层上方形成一第一介电层；于该第一介电层中形成一第一穿透洞，以暴露该第一金属层；于该第一穿透洞内表面以及暴露的该第一金属层上形成一第二介电层；形成于一第一障壁层覆盖于该第二介电层；形成一第二金属层填充于该第一穿透洞；于该第二金属层与该第一介电层上方形成一第三介电层；于该第三介电层中形成一第二穿透洞，且该第二穿透洞，以暴露该第二金属层；于该第二穿透洞内表面以及暴露的该第二金属层上形成一第四介电层；形成于一第二障壁层覆盖于该第四介电层；形成一第三金属层填充于该第二穿透洞；以及结合该第一穿透洞中的该第二介电层与该第一障壁层进而形成一第一过渡层，以及结合该第二穿透洞中的该第四介电层与该第二障壁层进而形成一第二过渡层。在本专利技术的制作方法的一个实施方式中，该第一过渡层与该第二过渡层其中之一为一电阻性兀件，而另一为一二极管。在本专利技术的制作方法的另一个实施方式中，于一设定状态，该电阻性元件具备低电阻值；且于一解除设定状态，该电阻性元件具备高电阻值。在本专利技术的制作方法的另一个实施方式中，该第一障壁层与该第二障壁层的材料为 Hf、HfOx、HfOxNy, Mg、MgOx、MgOxNy' N1x、N1xNy' TaOxNy' Ta、TaOx、TaNx、W、WOx、WNx、WOxNy,T1xNy, Ti, T1x 或者 TiNx。在本专利技术的制作方法的另一个实施方式中，该第一过渡层以及该第二过渡层的材料为 HfOx、HfOxNy, MgOx, MgOxNy, N1x, N1xNy, TaOxNy, TaOx, TaNx, W、WOx, WNX、WOxNy, T1xNy,T1x、或者 TiNx0在本专利技术的制作方法的另一个实施方式中，该第一金属层中还包括第一方向的一第一金属导线，接触于该第一过渡层；该第三金属层中还包括第二方向的一第二金属导线，形成于该第二穿透洞，并接触于该第二过渡层。在本专利技术的制作方法的另一个实施方式中，该第一方向与该第二方向相互垂直。在本专利技术的制作方法的另一个实施方式中，该第一金属层、该第二金属层、与该第三金属层的材料为铜、铝、或者钨。在本专利技术的制作方法的另一个实施方式中，该第本文档来自技高网...

【技术保护点】
一种非易失性存储器的存储单元结构，包括：一第一金属层；一第一介电层，形成于该第一金属层上方，其中，该第一介电层中具有一第一穿透洞，以暴露出该第一金属层；一第二介电层，形成于该第一穿透洞的内侧表面；一第一障壁层，覆盖于该第二介电层上；一第一过渡层，由该第二介电层与该第一障壁层反应而成，且该第一过渡层接触于该第一金属层；一第二金属层，形成于该第一穿透洞内并接触于该第一过渡层；一第三介电层，形成于该第二金属层与该第一介电层上方，其中，该第三介电层中具有一第二穿透洞，以暴露出该第二金属层；一第四介电层，形成于该第二穿透洞的内侧表面；一第二障壁层，覆盖于该第四介电层上；一第二过渡层，由该第四介电层与该第二障壁层反应而成，且该第二过渡层接触于该第二金属层；以及一第三金属层，形成于该第二穿透洞内并接触于该第二过渡层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林崇荣，
申请(专利权)人：林崇荣，
类型：发明
国别省市：中国台湾;71