智能模块的封装工艺制造技术

本发明专利技术公开一智能模块的封装工艺，主要针对智能模块中的PCB(Printed Circuit Board印刷电路板)及EMC(Electromagnetic Compatibility，电磁相容性)制造组装及封装过程中工艺的改变，以降低智能模块于封装后才发现瑕疵而造成良率低落的工艺，主要于IC片黏着于PC板上进行烘烤程序后先行进行测试，确认IC与PC板确实有电性导通后再与EMS连接进行封装，如此便能确保封装完成后的智能模块是有运行功能的智能模块，虽然在工艺上有多了一道手续，但却能确保封装完成的智能模块(IMP)的有效利用性，以达到产品良率完全的落实化，瑕疵品的降低及物料成本的降低为其主要发明专利技术要点。

【技术实现步骤摘要】

本专利技术涉及一智能模块(MP)的封装工艺，是指针对智能模块中PCB(PrintedCircuit Board印刷电路板)的工艺改变，以降低当PCB与EMC在组合封装后才发现PCB电讯并未连通而致使整个智能模块成为瑕疵品的风险，如此确保封装完成的智能模块(IMP)的有效利用性、达到产品良率完全的落实化、降低瑕疵品及物料成本为其主要专利技术要点及效能。
技术介绍
传统智能模块(MP)的封装工艺，如图1所示，其中PCB与EMC的制造过程会同时进行，然后再进行组合封装，其主要制造程序为:A:在PCB的部分步骤一:在PCB上焊设被动元件及电阻电容元件步骤二:将焊设有被动元件及电阻电容元件的PCB送入焊锡炉进行融化后固化步骤三:取出PCB后，将IC片黏着于该PCB上步骤四:将黏有IC片的PCB送入烤炉进行烘烤程序步骤五:为IC片打线进行电性连通B:在EMC的部分步骤一:将FRD及IGBT置于导线架上步骤二:置入焊锡炉进行融化后固化步骤三:为FRD及IGBT进行打线连接C:进行组装步骤一:将分别制作完成的PCB及EMC接合在一起，进行打线，以连通IGBT及PCB，如此形成智能模块(MP)步骤二:将该智能模块(IMP)进行封装步骤三:为封装完成后的智能模块(MP)盖印步骤四:为智能模块的引脚镀锡步骤五:将封装完成的智能模块(MP)送入烤炉进行烘烤定型步骤六:取出烘烤完成的智能模块(IMP)，切单成形步骤七:进行智能模块(MP)的电性连通测试根据上述的工艺，在PCB的制造过程中，IC片黏置于PCB上进行打线后并未经过电性测试，而此置于PCB上的IC片是否有瑕疵并不会被发现，IC片在打线后电性是否有成功连通以不得而知，而整个工艺中只有在PCB与EMC接合并进行封装后才进行一次性的测试，届时若是发现有瑕疵或电性无法接通时，只能将整个组装完成的智能模块舍弃，不仅会造成良率上的居高不下，同时会造成物料的浪费。
技术实现思路
本专利技术的目的在于提供一智能模块(MP)的封装工艺，主要是于PCB制造过程中，于IC片黏着于PC板上进行烘烤程序后先行进行测试，确认IC与PC板确实有电性导通后再与EMS连接进行封装，以降低智能模块于组成封装完成后才发现瑕疵的机率，确保封装完成的智能模块(MP)的有效利用性、达到产品良率完全的落实化、降低瑕疵品及物料成本。为达上述目的，本专利技术提供一种智能模块的封装工艺，其结构包括有PCB及EMC两部分，其工艺为:步骤一:在PCB上焊设被动元件及电阻电容元件；步骤二:将焊设有被动元件及电阻电容元件的PCB送入焊锡炉进行融化后固化；步骤三:将固化后的PCB取出，将IC片黏着于PCB上；步骤四:将黏着有IC片的PCB送进烤炉进行烘烤程序；步骤五:将黏着有IC片的PCB自烤炉取出后，进行等离子体清洗；步骤六:为IC片打连接线，使得IC片与PCB进行电性连通；步骤七:将IC片有打连接线的地方点胶固定强化；步骤八:进行IC片的电性连通测试；步骤九:将FRD及IGBT置于导线架上；步骤十:将置有FRD及IGBT的导线架放入焊锡炉进行融化后固化；步骤^^一:将FRD及IGBT进行打线连接；步骤十二:将分别制作完成的PCB及EMC接合在一起，进行打连通线，以连通PCB及EMC，如此形成智能模块(MP)；步骤十三:将该智能模块(MP)进行封装；步骤十四:为封装完成后的智能模块(IMP)盖印；步骤十五:为智能模块的引脚镀锡；步骤十六:将封装完成的智能模块(MP)送入烤炉进行烘烤定型；步骤十七:取出烘烤完成的智能模块(MP)，切单成形；步骤十八:进行智能模块(IMP)的电性连通测试。上述的智能模块封装结构，其中该PCB及EMC两部分的工艺为分开且同时进行。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。【附图说明】图1:为现有智能模块(MP)封装工艺流程图；图2:为本专利技术智能模块(MP)封装工艺流程图；图3:为本专利技术制能模块封装完成侧视透视图。其中，附图标记I PCB2 EMC11被动元件及电阻电容元件12 IC 片13连接线3连通线4导线架【具体实施方式】下面结合附图对本专利技术的结构原理和工作原理作具体的描述:请参阅图2所示，主要为智能模块制造及封装过程，智能模块(MP)主要包括有两部分，第一部分为PCB (Printed Circuit Board印刷电路板)1，第二部分为EMC (Electromagnetic Compatibility,电磁相容性)2，这两部分的制成可分别制作，最后再进行组合后进行封装，而本专利技术的工艺如下:A:在 PCBl 部分步骤一:在PCBl板上焊设被动元件及电阻电容元件11 ；步骤二:将焊设有被动元件及电阻电容元件11的PCBl送入焊锡炉进行融化后固化；步骤三:将固化后的PCBl取出，将IC片12黏着于PCBl上；步骤四:将黏着有IC片12的PCBl送进烤炉进行烘烤程序；步骤五:将黏着有IC片12的PCBl自烤炉取出后，进行等离子体清洗；步骤六:为IC片12打连接线13，使得IC片12与PCBl进行电性连通；步骤七:将IC片12有打连接线13的地方点胶固定强化；步骤八:进行IC片12的电性连通测试；B:在 EMC 部分步骤一:将FRD21及IGBT22置于导线架4上；步骤二:将置有FRD21及IGBT22的导线架4放入焊锡炉进行融化后固化；步骤三:将FRD21及IGBT22进行打线连接；C:进行组装步骤一:将分别制作完成的PCBl及EMC2接合在一起，进行打连通线3，以连通PCBl及EMC2，如此形成智能模块(MP)；步骤二:将该智能模块(IMP)进行封装；步骤三:为封装完成后的智能模块(MP)盖印；步骤四:为智能模块的引脚镀锡；步骤五:将封装完成的智能模块(IMP)送入烤炉进行烘烤定型；步骤六:取出烘烤完成的智能模块(IMP)，切单成形；步骤七:进行智能模块(MP)的电性连通测试。由于本专利技术的工艺在IC片黏设于PCB上及打线完成后，有先进行点胶固定强化及电性测试，因此在与EMC连接成智能模块(MP)后，便能确保PCB与EMC的电性连通是正常的，而能有效避免封装完成后才发现因PCB无法电性连通而造成瑕疵的问题，因此，本专利技术不仅能有效降低制成品的不良率及大大提升产品的良率外，还能因为降低瑕疵产生而降低物料的浪费，同时因为有点胶强化的动作，还能提高电讯导通力。当然，本专利技术还可有其他多种实施例，在不背离本专利技术精神及其实质的情况下，熟悉本领域的技术人员当可根据本专利技术作出各种相应的改变和变形，但这些相应的改变和变形都应属于本专利技术所附的权利要求的保护范围。【主权项】1.一种智能模块的封装工艺，其结构包括有PCB及EMC两部分，其工艺为: 步骤一:在PCB上焊设被动元件及电阻电容元件； 步骤二:将焊设有被动元件及电阻电容元件的PCB送入焊锡炉进行融化后固化； 步骤三:将固化后的PCB取出，将IC片黏着于PCB上； 步骤四:将黏着有IC片的PCB送进烤炉进行烘烤程序； 步骤五:将黏着有IC片的PCB自烤炉取出后，进行等离子体清洗； 步骤六:为IC片打连接线，使得IC片与PCB进行电性连通； 步骤七:将IC片有打连接线的地方点胶固定强化； 步骤八:进行IC片的电性连本文档来自技高网...

【技术保护点】
一种智能模块的封装工艺，其结构包括有PCB及EMC两部分，其工艺为：步骤一：在PCB上焊设被动元件及电阻电容元件；步骤二：将焊设有被动元件及电阻电容元件的PCB送入焊锡炉进行融化后固化；步骤三：将固化后的PCB取出，将IC片黏着于PCB上；步骤四：将黏着有IC片的PCB送进烤炉进行烘烤程序；步骤五：将黏着有IC片的PCB自烤炉取出后，进行等离子体清洗；步骤六：为IC片打连接线，使得IC片与PCB进行电性连通；步骤七：将IC片有打连接线的地方点胶固定强化；步骤八：进行IC片的电性连通测试；步骤九：将FRD及IGBT置于导线架上；步骤十：将置有FRD及IGBT的导线架放入焊锡炉进行融化后固化；步骤十一：将FRD及IGBT进行打线连接；步骤十二：将分别制作完成的PCB及EMC接合在一起，进行打连通线，以连通PCB及EMC，如此形成智能模块(IMP)；步骤十三：将该智能模块(IMP)进行封装；步骤十四：为封装完成后的智能模块(IMP)盖印；步骤十五：为智能模块的引脚镀锡；步骤十六：将封装完成的智能模块(IMP)送入烤炉进行烘烤定型；步骤十七：取出烘烤完成的智能模块(IMP)，切单成形；步骤十八：进行智能模块(IMP)的电性连通测试。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：资重兴，
申请(专利权)人：英属维尔京群岛商杰群科技有限公司，
类型：发明
国别省市：维尔京群岛;VG